 |
[EN]: は、アメリカのサイトへのジャンプを意味しています。 |
アカウント・インフォ
  
|
|
[EN]: は、アメリカのサイトへのジャンプを意味しています。 |
|
アカウント・インフォ
|
|
|
 |
 |
 |
|
高性能アナログSERDES
|
低コストデジタルSERDES
|
低コストデジタルSERDES
|
|
デバイス当たり最大32チャネル
|
デバイス当たり最大16チャネル
|
デバイス当たり最大16チャネル
|
|
完全なエンドツーエンド・ソリューション
|
完全なエンドツーエンド・ソリューション
|
完全なエンドツーエンド・ソリューション
|
|
非常に低消費電力
|
非常に低消費電力
|
非常に低消費電力
|
|
超高性能のFPGAファブリック
|
低コストFPGAファブリック
|
低コストFPGAファブリック
|
ラティスはDMAとメモリコントローラを含む、PCI ExpressソフトIP及びハードIPの網羅的なポートフォリオを提供します。LatticeECP3とLatticeECP2M、およびLatticeSC/Mプラットフォームをターゲットにすることによって、開発者は競合するソリューションよりもコストと、消費電力、そして実装面積を大幅に削減出来ます。
| ソフトIP | リファレンス設計 | MACO flexiMAC | MACO LTSSM | PCS |
| LatticeSC | LatticeECP3/ECP2M |
|---|---|
|
ラティスの開発キットは、特定アプリケーション用の評価ボード、評価用PCI Express IP、関連する参照設計及びホスト用ソフトウエアとドライバを一つの包括的なパッケージにまとめています。ソリューション・キットは、ラティスPCI Expressソリューション・ポートフォリオでユーザが速やかにかつシームレスに評価できるように用意されており、またお客様独自のPCI Express開発にもご利用できます。
| LatticeECP2M用PCI Express開発キット |
注: LatticeECP3用PCI Express開発キットはもうすぐリリース予定です
ラティスはPCI Expressスタックの全ての重要な要素を厳密にテストしており、実績のあるサードパーティー・シリコン・プラットフォームとの相互接続性に重点を置いています。以下のテストドキュメントがお客様のレビュー用途に入手可能です。
ラティスはPCI SIGとその適合性ワークショップ・プログラムに毎回参加しています。テストは、ラティスが設計したPCI Expressエンドポイント拡張カードを用いています。全てのPCI Expressエンドポイント・ソリューションは現在、PCI Express仕様Ver1.1に準拠し、厳密なテストに合格しました。以下のテストがPCI-SIGで行われています。
ラティスPCI Expressソリューションは、様々なマザーボードやプロセッサとピアツーピア互換性テストを行っています。これらのテストはPCI-SIGワークショップで行われると共に、社内でも実施しています。多様なプロセッサの搭載された20種以上のマザーボードで、ラティスのPCI Expressソリューションは相互接続性テストに成功しています。
直ちに使用可能なPCIeポートフォリオ