アカウント・インフォ         see this page in Englishsee this page in Chinese

PCI Express ソリューション


PCI Express Chips Banner GraphicPCI Express (Peripheral Component Interconnect Express)はさまざまなコンピューティンと通信プラットホーム用の高性能でスケーラブルな、よく定義された標準です。それは、既存のPCIドライバとオペレーティング・システムとのソフトウェア互換性を提供するように定義されました。 ラティスはそのままで使用できる低コストで低消費電力電力のプログラマブル・ソリューションを提供します。PCI Express 用に用意しているテスト済みで相互接続可能なソリューションには以下を含みます。

 
シリコン IP 開発キット、評価ボードおよびデモ テスト/相互接続試験レポート

シリコン 

業界をリードする3つのプログラマブルPCI Expressプラットフォーム

ECP3 IP Page Graphic ECP2M logo LatticeSC Logo - Small

低コストデジタル SERDES

  • PCI Express v1.1 準拠

低コストデジタル SERDES

  • PCI Express v1.1 準拠

高性能アナログ SERDES

  • PCI Express v1.1 準拠
  • PCI Express ベースの長いバックプレーンに理想的

デバイス当たり最大 16 チャネル

  • マルチプロトコル・ブリッジ機能に有効

デバイス当たり最大 16 チャネル

  • マルチプロトコル・ブリッジ機能に有効

デバイス当たり最大 32 チャネル

  • マルチプロトコル・ブリッジ機能に有効

完全なエンドツーエンド・ソリューション

  • PIPE準拠のPCS
  • PCI Express x1/x4ソフトIPを用

完全なエンドツーエンド・ソリューション

  • PIPE準拠のPCS
  • PCI Express x1/x4ソフトIPを用

完全なエンドツーエンド・ソリューション

  • 豊富なPCS機能
  • flexiMACとMACO LTSSMのハードマクロがx1やx4実装に対して全てのPHYおよびDL機能を提供
  • トランザクション層はソフトIP

非常に低消費電力

  • 3.2Gbpsでチャネル当たり 110mW typ.

非常に低消費電力

  • 2.5Gbpsでチャネル当たり 90mW typ.

非常に低消費電力

  • 3.125Gbpsでチャネル当たり 105mW typ.

低コストFPGAファブリック

  • 低コストでハイエンドの機能

低コストFPGAファブリック

  • 低コストでハイエンドの機能

超高性能のFPGAファブリック

  • 500MHzのブロックレベル性能

 

IP 

ラティスはDMAとメモリコントローラを含む、PCI ExpressソフトIP及びハードIPの網羅的なポートフォリオを提供します。LatticeECP3とLatticeECP2M、および LatticeSC/Mプラットフォームをターゲットにすることによって、開発者は競合するソリューションよりもコストと、消費電力、そして実装面積を大幅に削減出来ます。

PCI Express Stack

色分け

Soft IP Reference Design MACO flexiMAC MACO LTSSM PCS

 

関連する IP コア
IP ベンダ LatticeECP3 LatticeECP2M LatticeSCM
PCI Express エンドポイント IP コア (x1, x4) Lattice checkmark checkmark  
DDR SDRAM コントローラ - パイプライン Lattice checkmark checkmark checkmark
DDR2 SDRAM コントローラ - パイプライン [EN] Lattice checkmark checkmark checkmark
SG-DMA コントローラ Lattice checkmark checkmark checkmark
PCS Pipe Lattice checkmark checkmark  
PCI Express x1/x4 ハードIP Lattice     checkmark
メモリコントローラ、ハード IP Lattice     checkmark
XpressLite PCIe x1 コントローラ、LatticeECP2M FPGA用 PLDA   checkmark  

 

 評価キット、評価ボード、およびデモ

ラティスの開発キットは、特定アプリケーション用の評価ボード、評価用PCI Express IP、関連する参照設計及びホスト用ソフトウエアとドライバを一つの包括的なパッケージにまとめています。ソリューション・キットは、ラティスPCI Expressソリューション・ポートフォリオでユーザが速やかにかつシームレスに評価できるように用意されており、またお客様独自のPCI Express開発にもご利用できます。

PCI Express向けの各種ボードとデモが以下にリストアップされています。

開発キット & デモ LatticeECP3 LatticeECP2M LatticeSCM
LatticeECP3 用 PCI Express 開発キット
- ベーシックデモ
- スループットデモ
- SG-DMAデモ
checkmark    
LatticeECP2M 用 PCI Express 開発キット
- ベーシックデモ
- スループットデモ
- SG-DMAデモ
   checkmark  
LatticeSCM 用 PCI Express 開発キット [EN]
- ベーシックデモ
- スループットデモ
- SG-DMAデモ
     checkmark
評価ボード LatticeECP3 LatticeECP2M LatticeSCM
LatticeECP3 PCI Express x1 / x4 ソリューション・ボード [EN]  checkmark    
LatticeECP3 シリアル・プロトコル評価ボード [EN]  checkmark    
LatticeECP2M PCI Express x1 / x4 ソリューション・ボード    checkmark  
LatticeECP2M PCI Express x4 評価ボード    checkmark  
LatticeECP2M SERDES 評価ボード    checkmark  
LatticeSC PCI Express x4 and x8 評価ボード [EN]      checkmark
LatticeSC PCI Express x1 評価ボード [EN]      checkmark

 テスト、および相互接続試験レポート


ラティスはPCI Expressスタックの全ての重要な要素を厳密にテストしており、実績のあるサードパーティー・シリコン・プラットフォームとの相互接続性に重点を置いています。以下のテストドキュメントがお客様のレビュー用途に入手可能です。

PMA 電気的特性

PCI SIG 適合性試験

ラティスはPCI SIGとその適合性ワークショップ・プログラムに参加しています。テストは、ラティスが設計したPCI Expressエンドポイント拡張カードを用いています。全てのPCI Expressエンドポイント・ソリューションは現在、PCI Express仕様Ver1.1に準拠し、厳密なテストに合格しました。以下のテストがPCI-SIGで行われています。:

  • 電気的テスト ~ アイパターン、ジッタ及びビット・エラーレートについてデバイスとカードの信号品質を試験
  • コンフィグレーションスペース・テスト ~ 必須のフィールドと値を検証することによるデバイスのコンフィグレーションスペースを試験
  • リンク/トランザクション・プロトコルテスト ~ リンクレベル及びトランザクション層プロトコルのデバイスの挙動をテスト
  • テストレポートをダウンロード

相互接続性

ラティスPCI Expressソリューションは、様々なマザーボードやプロセッサとピアツーピア互換性テストを行っています。これらのテストはPCI-SIGワークショップで行われると共に、社内でも実施しています。多様なプロセッサの搭載された20種以上のマザーボードで、ラティスのPCI Expressソリューションは相互接続性テストに成功しています。