MyASSP

ラティスXP FPGAs 及び ラティスXP2 FPGAs は、即席の用途特定標準製品（ASSP）の MyASSPを提供します。MyASSPはお客様独自仕様のIPをASIC費用や遅延なしにチップやボード上に供給します。MyASSPとしての ラティスXP FPGA 及び ラティスXP2 FPGAs は"インスタント-オン"スタート・アップと無制限再構成をサポートするシングル-チップ・ソリューションを、不揮発性FLASHセルとSRAM技術のコンビネーションで実現しています。不揮発性FLASHセル・アレイはMyASSPであるラティスXP FPGA及びラティスXP2 FPGAデバイス内に分散されており、デバイス構成を格納します。パワーアップ時、構成はFLASHメモリから構成SRAMへ1mS以下で転送され、インスタント-オンFPGAを実現します。さらに、MyASSPは外付けの構成ビットストリームが不要で、不揮発性の機密機能とで設計の機密性を備えています。ラティスの工場プログラミングとカスタム捺印はデバイスを真の"My ASSP"にします。

MyASSP を即時に実現!

• 不揮発性、イン-システム再構成可能、シングル・チップ・ソリューション

  • フラッシュ+SRAMは理想的なASSP用プラットフォームを提供
  • シングル・チップFPGAはインスタント-オンの為に、単独のASSPとなります
  • 再設定機能はASSPの可能性を拡大します
  • オプションのカスタム・デバイス捺印でお客様のブランド品となります－　貴社の顧客はラティスのFPGAでなく、貴社のASSPとして扱います
  • 個別のイン-システム・フラッシュあるいはSRAMプログラミングは最大限のフィールド・アップグレードの柔軟性を提供
  • バグ修正/デバイス・カスタム・オプションを容易に実装可能
  • 不介入のバックグランド・フラッシュ・プログラミングでアップグレードの時間を短縮
  • リモート・ダウンロードでメンテナンス費用を最小化

• 速やかな市場投入！

  • 在庫デバイス品としての入手性がプロトタイプ、事前生産及び量産の立上りをサポートします
  • 慣れ親しんだFPGA設計フローは新規知識の習得時間を最小限にします
  • 最先端ロジック設計及び設計検証機能を提供するispLEVER設計ソフトウェア
  • 生産性を最大化するVHDL/Verilogによる設計入力
  • ラティスが開発したIPコアとリファレンス設計 で重複した設計は不要です
  • 特定エンド-カスタマ向けの容易なカスタマイズ設計

• 高費用効果　－　NRE不要

  • "トライアル・バルーン"ASSP製品で市場調査可能
  • 量産前に容易に顧客フィードバックの盛り込みが可能
  • カスタム・テスト・ベクトルの開発は不要
  • FPGAの持つ経済性を利用して貴社IPを販売
  • 調達と製造物流の最小化
  • 時間と費用を節約する再プログラミング
  • バグ修正要のデバイスをスクラップにすることなく典型的なスペック変更で対応可能

• 機密性

  • 貴社の重要なIPをデバイスに封印
  • PROMビットストリームの保護対策は不要
  • ボード設計の盗用は不可能となります
  • お客様のBOM（部品表）は独自のものとなります
  • 独自仕様の機密保持回路がラティスXP/XP２に実装されたお客様の設計を保持します
  • デバイスは必要な時消去できます
  • ラティス出荷時にも機密を確保できます
    

•  MyASSPを作成するには

  • まずラティスの貴社担当代理店へご連絡ください
  • お客様独自のIP（FPGA設計データ）用にラティス・プログラミング仕様をご請求ください
  • 貴社IPとカスタム捺印情報をご用意下さい
  • ラティスから貴社向けのパートナンバーをお知らせします