|
ラティスはさまざまなプログラマブル製品の中にSERDESテクノロジを実装しました。費用効率がよいSERDESが ispGDX2 [EN]プログラマブル・インターコネクト・ファミリに始まり、高価値FPGAである65nmの LatticeECP3ファミリや90nmの LatticeECP2M ファミリに実装されています。また高性能SERDESが90nmの LatticeSCFPGA、およびその前世代品であるフィールド・プログラマブル・システムチップFPSCデバイスとに集積されています。
ラティスのsysHSI SERDESテクノロジは 、最高ビット・レート、低TXジッタ、低RXジッタ耐性とチャンネル毎の低電力消費においてプログラマブル・ロジック業界をリードしています。SysHSI SERDESテクノロジで、ラティス製品は最速ビットレートと最長エラーフリー接続を実証しています
SERDES デバイス
ラティスは業界をリードするプログラマブルSERDESと、FPSC, FPGA及びデジタル・クロスポイント・スイッチ・デバイスで 10Gbps Ethernet solutions します。
- LatticeSC (System Chip) FPGAファミリは高性能FPGAファブリックに、3.4Gbps SERDESとPCS、高性能I/O、大規模RAM、そして組み込みASICブロックを集積した、業界をリードするアーキテクチャです。
- The LatticeECP3 の最も低い消費電力で、最も高価値のSERDESがあるFPGAは、3.2Gbpsでプロトコルとデータレートの混在に対応し、XAUIジッタ規格に適合し、かつSERDESチャネルあたり100mWで提供します。
- The LatticeECP2M は低コストFPGAで、コスト的に最適化されたSERDES/PCSブロックと、業界で最も価格対応力のあるFPGAファブリックを集積する、唯一のSERDES搭載低価格FPGAです。
- ORT82G5/ORT42G5 FPSCは実証済みの高速(3.7Gbps)SERDESバックプレーントランシーバに加え、組み込みの8b/10bエンコード/デコード機能、FC及びXAUIリンク・ステート・マシーン、及びチャンネル接合機能を400KシステムゲートのFPGAを備えています。
- ORSO82G5/ORSO42G5 は、高性能SERDES(2.7Gbps)に加え、組み込みSONETプロセッシング、オプションのユーザ・ペイロード・プロセッシング、チャンネル結合機能及び400KシステムゲートのFPGAが備っています。
- ORSPI4 FPSCは、4チャンネルの高性能(3.7Gbps)SERDESバックプレーントランシーバに加え、2系統の組み込みSPI4.2インターフェース・ブロック、高速メモリ・コントローラと16Kを越えるプログラマブル・ロジック・エレメント(最高899KのFPGAシステム・ゲート)を備えています。
- ORT8850 は8チャンネルの850Mbpsトランシーバに加えて、完全な組み込み冗長SONETプロセッサ、最大899Kシステム・ゲートのFPGAが備わっています。
- ispXPGA [EN] は世界初のインスタント‐オン、不揮発性で再構成回数に制限のないFPGAです。850Mbpsで動作する20チャンネルのSERDESを搭載しています。
- ispGDX2 [EN] は次世代のインシステム・プログラマブル(ISP)高性能デジタル・クロスポイント・スイッチです。最大38Gbpsバンド幅、850Mbps SERDESを備えています。
SERDESデバイス・セレクタガイド
sysHSI機能
-
広いバンド幅のサポート
- 126 Mbpsから3.7 Gbps
- ロードマップに10 Gbps有
-
低TXジッタ
-
良質なRXジッタ耐性
-
プログラム可能なプリエンファシス(FPSCs)
-
実力の高速
- 3.125GbpsでFR4の40インチ(101センチ長)を越す高信頼性伝送
- 3.7GbpsでFR4の26インチ(66センチ長)を越す高信頼性伝送
-
低パワーCMOS動作
- 3.125Gbpsで1チャンネルにつき225mW以下
-
プログラマブル・ファブリックの選択
-
複数標準をサポート
- XAUI、ファイバ・チャンネル、ギガビット・イーサネット、SONET
ラティスのsysHSI SERDESテクノロジは最高ビットレートと低ジッタの点で、プログラマブル・ロジック業界をリードしています。下のアイ・ダイアグラムはラティスのsysHSI SERDESテクノロジの際立った特徴を表しています。
3.7GbpsでFR4の20インチ(50センチ長)におけるORT82G5/42G5 RXアイ・ダイアグラム
|
|