[EN]: は、アメリカのサイトへのジャンプを意味しています。
アカウント・インフォ         see this page in English

イーサネット・ソリューション

Documents & Downloads

Ethernet Chips Banner Graphicすぐに利用できるイーサネット・ポートフォリオ

ラティスは入手後にすぐ使える、低コストかつ低消費電力のプログラマブル・ソリューションを用意しています。イーサネット用途の相互接続テスト済みソリューションには、次のものがあります:

 

 

シリコン:業界をリードするプログラマブル・イーサネット・プラットフォーム

イーサネット用シリコン
LatticeECP3 LatticeSC/M

ECP3 IP Page Graphic
高性能で低コストのデジタルSERDES

  • XAUI送受信の要件を凌ぐ
  • 低コストのチップ間伝送やバックプレーンのアプリケーションに最適

デバイス当たり最大16チャンネル

  • マルチポート・スイッチングに有用

XAUI と 1000BaseX ジッタ準拠

  • XAUI, SFP, FR-4及びCX-4ベースの伝送媒体に直接接続

完全なエンドツーエンド・ソリューション

  • ソフトによるSGMIIとTS-MACの実装を用意

超低消費電力

  • 標準3.125Gbpsでチャネルあたり110mW

低コストFPGAファブリック 

  • 低コストでハイエンドの機能

LatticeSC Logo - Small
高性能アナログSERDES

  • XAUI送受信の要件を凌ぐ
  • イーサネットベースの長いバックプレーンに理想的

デバイス当たり最大32チャンネル

  • マルチポート・スイッチングに有用

最大3.8Gbpsのデータレート

  • XAUIのボーレート仕様を凌ぐ

完全なエンドツーエンド・ソリューション

  • 豊富なPCS機能
  • flexiMACはGbEと10GbE 両方のMACに対応し、コストと電力を低減
  • ソフトによるSGMIIとTS-MACの実装を用意

超低消費電力のSERDES

  • 標準3.2Gbpsでチャネルあたり105mW

究極性能のFPGAファブリック

  • 500MHzブロック・レベル性能

 

IP(Intellectual Property):豊富なソフト及びハードIPポートフォリオ

ラティスはシリアルPCS, MAC及びシステム側インターフェースを含む、最も総合的なポートフォリオとしてソフト及びハードのイーサネットIPを提供します。設計者はLatticeECP3とLatticeECP2M、及びLatticeSC/Mプラットフォームをターゲットにすることで、競合のソリューションに対し、コスト、消費電力及び基板面積を大幅に削減できます。このテーブルは、ラティス提供のイーサネットIPの一覧です。

IPコア
  LatticeECP3 LatticeSC/M
シリアル PCS
MAC
SPI4.2
IEEE1588 同期イーサネット  
参照設計
組込みプロセッサ

 

開発ボード及びデモンストレーション・デザイン

ラティスは特定用途の評価ボード、評価イーサネットIP、関連する参照設計及びホスト・ソフトウェアとドライバを用意しています。次の評価ボードと関連するデモパッケージは、ユーザが速やかにかつ容易にラティスのイーサネット・ソリューション・ポートフォリオを評価できます。またそれを基にユーザ特定のイーサネット開発に使用できます。

評価ボード
 
ボード 実装コネクタ及び機能
LatticeECP3 IOプロトコルボード [EN] SMA, RJ-45, SPI4.2, DDR2, DDR3, ADC/DAC
シリアル・プロトコルボード [EN] SMA, PCI Express (x4), DDR2, DDR3
LatticeECP2M アドバンスト評価ボード [EN] mico32, RJ-45, SPI4.2, DDR2 SODIMM, ADC/DAC
SERDES評価ボード SMA, PCI Express (x1), SFP, SATA, DDR2
LatticeSC/M コミュニケーション・ボード [EN] SMA, SPI4.2, MSAトランスポンダ,DDR2 SODIMM
PCI Express x1ボード [EN] PCI Express x1, SMA, RJ-45, SFP, QDR2, RLDRAM2, DDR2, SATA
PCI Express x4ボード [EN] PCI Express x4, PCI Expressケーブル, DDR2, PURESPEED I/O, SMA
イーサネット・デモデザイン
LatticeECP3 LatticeECP3 XAUI デモ [EN]
LatticeECP2M シグナル・インテグリティ及びBER
イーサネットMAC及びTCP/IPスタック [EN]
LatticeSC/M シグナル・インテグリティ及びBER [EN]

 

テスト及び相互接続性共同作業

ラティスはイーサネット・スタックの重要なコンポーネントすべてを厳格にテストをしており、実証済みサードパーティのシリコン・プラットフォームとの相互接続性に重点を置いています。次のテスト・ドキュメンテーションをお客様のレビュー目的に用意しています。

PMA電気特性

  • LatticeECP2MとLatticeSC/MのSERDESのANSI11.2用及びIEEE802.3-2002電気試験に関するTN1084と、その補完資料(NDA要)

相互接続性共同作業

ラティスは戦略パートナーと密接に、共通顧客に対するエンドツーエンド・システム・ソリューションの提供に取り組んでいます。このプログラムの要点はイーサネット市場分野に対し、重要相互接続性データを提供することです。次の表は、相互接続性試験の詳細な結果が掲載されている技術レポートの一覧です。

テスト及び相互接続性に関するドキュメント
ラティス・デバイス・ファミリ イーサネット・プロトコル Marvell Alaska 88E1111/881112 Broadcom StrataXGS PMC Sierra PM3388
LatticeECP3 1GbE PMA/PCS もうすぐリリース    
SGMII PMA/PCS もうすぐリリース    
XAUI PMA/PCS ダウンロード    
LatticeECP2M 1GbE PMA/PCS ダウンロード    
SGMII PMA/PCS ダウンロード    
LatticeSC/M 1GbE PMA/PCS ダウンロード ダウンロード  
SGMII PMA/PCS ダウンロード    
2.5GbE PMA/PCS   ダウンロード  
XAUI PMA/PCS ダウンロード ダウンロード  
HiGig+ PMA/PCS   ダウンロード  
2.5GbE Soft MAC   ダウンロード  
HiGig+ MAC   ダウンロード  
SPI4.2     ダウンロード