Lattice 7:1 LVDS ビデオ・インターフェイス

7:1 LVDSインターフェイスは、信号の多重化技法を用いることで、大量のデータを短距離伝送する経済的な方法です。7:1 LVDS多重化体系では、クロック周期あたりLVDSチャネル（差動ペア）上を最大7ビットのデータ信号を伝送することができます。これは電子システム内でチップ間やボード間を接続するために、汎用的に使用されています。良く採用されているアプリケーション例は、右に示すようなラップトップPCやノートPCのマザーボードと液晶ディスプレイ間の接続です。

ビデオディスプレイ・アプリケーションでは、ピクセルデータを転送するために、通常3本ないし5本のLVDSデータチャネルおよびクロックチャネルを使用します。選択されるデータチャネル数はそのアプリケーションで必要とする色の深さに依存します。LatticeECP3 FPGAのベースのデザインでは、チャネルあたりの最大周波数が107MHz、データレート換算で最大750MbpsのLVDSチャネルをドライブするために構成することができます。ラティスFPGAベースの7:1 LVDSレシーバは、基準クロック周波数に自動的に調整しますので、ビデオ処理機能を同一デバイスに集積することが可能です。

7:1 LVDSビデオ・インターフェイスは、ディスプレイ装置のためにビデオソースの1つをリアルタイムで選択したり、或いは1本のビデオを複数のディスプレイ装置へ振り向けたりする必要がある組み込み用途向けに理想的です。最初のアプリケーションはビデオ/グラフィックス・マルチプレクサと呼ばれ、そして2番目はビデオ/グラフィックス・デマルチプレクサと呼ばれています。以下の図はデュアルLCDカメラにおけるビデオ・デマルチプレクサ（DEMUX）アプリケーションを示しています。このような最先端のカメラには、前面の小さい液晶ディスプレイ画面と、背面の大きい液晶ディスプレイ画面があります。LatticeXP2 FPGAベースのDEMUXデザインは、撮られる画像を処理して、それをサイズと精細度の異なる2つの液晶ディスプレイ画面に転送するために使用されます。

ラティスは、カスタマイズされた7:1LVDSソリューションの開発を可能にするために、デバイスからIPコアや参照デザイン、評価ボード、設計例、およびドキュメントにいたる、広範なポートフォリオを提供しています。