以下のブロック図はプラットフォーム・マネージャに統合される主要な電源管理・ボード管理機能を全て示しています。マウスなどでポインタをいずれかの機能ブロック上に移動してクリックすると、その機能項目についての詳細説明のページに移動します。プラットフォーム・マネージャ製品の概要については、本ページの後半で紹介されています。
プラットホーム・マネージャ（Platform Manager™）製品ファミリはラティスから入手できるミクストシグナル・デバイスの第三世代品です。プログラマブルなプラットホーム・マネージャ・デバイスは、電源管理や種々のデジタル的処理、グルーロジックなどのような多くの一般的な機能に対応するために、プログラマブルなアナログとロジックを集積することによって、ボード管理デザインを著しく簡素化します。これらのサポート機能を集積することによって、伝統的なアプローチと比較してプラットホーム・マネージャ・デバイスはこれらの機能のコストを削減するだけではなく、システムの信頼性を改善し、回路基板を改版するリスクを最小にする高度の設計柔軟性をも提供します。
プラットホーム・マネージャが以下のボードアプリケーションに示されています。ここでは最大12系統までの電源障害を検出し、最大8系統の電源トリミングやマージニング、そして12V活線挿抜制御などの電源管理機能を集約しています。また、不揮発性メモリにログ情報をストアしたり、柔軟なリセット分配、そして電源立ち上がり時にペイロードICをコンフィグレーションしたりなどの機能を含むデジタルサポートも実現できます。
プラットホーム・マネージャ開発キットによって、設計者は組み立て済みの評価ボードを用いて直ちにプラットホーム・マネージャLPTM10-12107（ftBGA品）をコンフィグレーションして、評価することができます。
ロード済みのデザインでは、電源シーケンス制御、電圧監視、故障情報のログ、および電源のトリミングとマージニングなどの機能を直ちに評価できます。また、オンボードLCDや様々なスイッチ/LEDとのI/O制御・インターフェイス技法のデモができます。特に本評価ボードをターゲットとしたその他のプラットホーム・マネージャ用参照デザイン(RD)が、ラティスのウェブサイトからダウンロードして入手できます。
|
 |
| パラメータ | LPTM10-1247 | LPTM10-12107 |
|---|---|---|
| アナログ入力 （シングルエンド） | 5 | 0 |
| アナログ入力 （差動） | 7 | 12 |
| 総アナログ入力本数 | 12 | 12 |
| 専用のオープンドレイン出力 | 12 | 12 |
| 専用のデジタル入力 | 4 | 4 |
| デジタルI/O | 31 | 91 |
| 総デジタルI/O本数 | 47 | 107 |
| マージン/トリミング本数 | 6 | 8 |
| MOSFETドライバ出力 | 4 | 4 |
| CPLDマクロセル数 | 48 | 48 |
| FPGA LUT規模 | 640 | 640 |
| パッケージ | 128-pin TQFP | 208-ball ftBGA |
プラットホーム・マネージャ・デバイスの品番は、それぞれの用途に該当するデバイスを決定する際にわかりやすいように、デバイスリソース数を表しています。
