|
パワーマネージャ II ファミリ・デバイスはボードレベルの一般的な電源管理機能をシングルチップに集積しました。
主な利点
- 複数の単機能ICベースのソリューションよりコストが低下、またボード占有面積も節減
- 動作の信頼性を向上
- プログラマブル機能でリスクを低減
集積された電源管理機能 (ICとして示す)
 "Power 2 You eBook: A Guide to Power Supply Management and Control" をダウンロードロード
パワーマネージャIIファミリ5品種は、受賞実績のあるProcessorPMを含めて上述の機能の幾つかを統合するために必要なプログラマブル・ビルディングブロックよりなります。PAC-Designerソフトウェアツールは無償でダウンロードでき、これら機能をソフトウェアで実装するために使用されます。設計はAldec Active-HDL Lattice Web Edition (LWE)シミュレータを使用してシミュレーションすることが可能です。.
デバイス番号について
パワーマネージャIIのデバイス番号は、それぞれの用途で選択する際に容易に判別できるように、デバイスの持つリソース数を表しています。
 パワーマネージャ・ファミリ
デバイスセレクションガイド
パワーマネージャ II と ProcessorPMデバイスファミリのセレクタガイド
| ファミリ |
パワーマネージャ II |
ProcessorPM |
| パラメータ |
POWR1220AT8 |
POWR1014/A |
POWR6AT6 |
POWR607 |
POWR605 |
| |
 |
|
|
|
|
| アナログ入力ピン数 |
12 |
10 |
6 |
6 |
6 |
| 閾値プログラマブル・コン数 |
24 |
20 |
- |
6 |
6 |
| 入力ピンあたりのトリップポイント数 |
368 |
368 |
- |
192 |
192 |
| 検出精度Typ. |
0.20% |
0.30% |
- |
0.50% |
0.50% |
| 最低モニタ電圧 |
0.67V |
0.67V |
- |
0.67V |
0.67V |
| 電源オフ検出 |
75 mV |
75 mV |
- |
75 mV |
75 mV |
| CPLDマクロセル数 |
48 |
24 |
- |
16 |
16 |
| 出力本数 |
20本、8トリム出力 |
14本 |
6トリム出力 |
7本 |
5本 |
| FETドライバ数 |
4 |
2 |
- |
2 |
- |
| トリム出力数(DAC) |
8 |
なし |
6 |
なし |
なし |
| ADC集積 |
あり (10 bit) |
あり (10 bit) * |
あり (10 bit) |
なし |
なし |
| I2Cインターフェイス |
あり |
あり |
あり |
なし |
なし |
| 動作電圧 |
2.8V to 3.9V |
2.8V ～ 3.9V |
2.8V ～ 3.9V |
2.6V ～ 3.9V |
2.6V ～ 3.9V |
| パッケージ |
100ピン TQFP |
48ピン TQFP |
32ピン QFN |
32ピン QFN |
24ピン QFN |
* - ispPAC-POWR1014Aのみ
-
パワーマネージャデバイスはラティスの第一世代デバイスで、様々な供給電源を管理するための完全にプログラマブルな供給電源シーケンス・コントローラとモニタとして特に設計されました。
- POWR1208P1はトリップポイントの細かさと改善された精度という点でPOWR1208をアップグレードしました。
- POWR1208は供給電源シーケンス制御のために最大12系統の供給電源をモニタし、8本のデジタル出力を提供します。
- POWR604 は供給電源シーケンス制御のために最大6系統の供給電源をモニタし、4本のデジタル出力を提供します。
|
|
アカウント・インフォ
