プラットホーム管理・電源管理デバイス 

機能ブロック図とソリューション

以下のブロック図はパワーマネージャやプラットフォーム・マネージャに統合される主要な電源管理・ボード管理機能を全て示しています。マウスなどでポインタをいずれかの機能ブロック上に移動してクリックすると、その機能項目についての詳細説明のページに移動します。パワーマネージャとプラットフォーム・マネージャ製品の概要については、本ページの後半で紹介されています。

機能ブロックのクリックで詳細記述ページにジャンプ

電源管理およびプラットホーム管理ファミリデバイスは、一般的なボードの電源管理とデジタル管理機能をシングルチップに集積しています。

主な特長

• 単機能ICをベースとしたソリューションより低いコストで省スペース
• 動作の信頼性を増大
• プログラマビリティによるリスクの低減

ボードの電源管理とデジタル管理機能

ボード管理機能の主要な2つの領域は、電源とデジタルサポートです。ラティスはパワーマネージャII製品ファミリによって電源管理機能の用途に集積されたソリューションを提供します。さらなる集積がプラットホーム・マネージャ・デバイスで達成され、電源とデジタル管理の両機能を含みます。使いやすいPAC-Designerソフトウェアツールは、パワーマネージャIIとプラットホーム・マネージャのすべての機能を実装するために用意されています。

デバイス選択ガイド

電源管理デバイスファミリ・セレクタガイド

ファミリ	プラットホーム・マネージャ		パワーマネージャ II
パラメータ	LPTM10-1247	LPTM10-12107	POWR1220AT8	POWR1014/A	POWR607	ProcessorPM - POWR605	POWR6AT6
アナログ入力数	12	12	12	10	6	6	6
プログラマブル閾値コンパレータ	24	24	24	20	6	6	-
CPLDマクロセル数	48	48	48	24	16	16	-
FPGA LUT数	640	640	-	-	-	-	-
デジタルI/O数	31	91	-	-	-	-	-
専用出力ピン数	16 + 6トリム出力	16 + 8トリム出力	20 + 8トリム出力	14	7	5	6トリム出力
FETドライバ数	4	4	4	2	2	-	-
トリム出力(DAC)数	6	8	8	なし	-	-	-
ADC集積	あり (10 bit)	あり (10 bit)	あり (10 bit)	あり (10 bit) *	なし	なし	なし
パッケージ	128-pin TQFP	208-ball ftBGA	100-pin TQFP	48-pin TQFP	32-pin QFN	24-pin QFN	32-pin QFN

* ispPAC-POWR1014Aのみ

 先頭に戻る

品番について

パワーマネージャIIデバイスの品番は、それぞれの用途に該当するデバイスを決定する際にわかりやすいようにデバイスリソースを表しています。

プラットホーム・マネージャ・デバイスの品番も、それぞれの用途に該当するデバイスを決定する際にわかりやすいようにデバイスリソースを表しています。

• プラットホーム・マネージャ・デバイスファミリに関するその他の情報

プラットホーム/電源管理の設計ソフトウェア

PAC-Designerは無償でダウンロードでき、上述のような電源管理機能を実装するために使用されるソフトウェアです。またユーザはAldec社のActive-HDL Lattice Web Edition (LWE)などの汎用論理シミュレータを使用して機能検証することができます。 

先頭に戻る