1985 年以来、ラティスはベストだけを集約した革新的プログラマブル製品を設計エンジニアに提供しながら、プログラマブル・ロジック業界をリードしてきました。そして今日、ラティスは低コストで最適化された新しい世代のFPGA を提供致します。最高性能と価値のために、ラティスECPTM( エコノミープラス)FPGA のコンセプトは高速に特化した機能と効果的な FPGA fabric の組み合わせです。このアプローチを実施する最初のファミリは、ラティスECP-DSP( エコノミープラスDSP) ファミリで、チップ上に特化した高性能 DSP blocks を備えています。ラティスEC TM(Economy) ファミリは、ラティスECP デバイスの専用機能ブロックを除き、十分な低コスト・ソリューションに到達するための汎用的特長すべてを備えています。
ラティス ECP-DSP デバイスは、コスト効率の高い DSP functionality iを要求するアプリケーションに最適です。これらのアプリケーションには、ソフト無線、無線通信、軍事アプリケーションやビデオ処理機器があります。ラティス EC は、低コストのネットワーキング、ブレード・サーバ、ネットワーク・アクセス機器、家電製品、産業、医療、車載用途の applications 等 DSP を必要としないアプリケーション用途に向いています。
Lattice offers two evaluation boards boards for the LatticeECP-DSP and LatticeEC FPGA devices. These boards provide ready-made platforms for evaluating the features and performance of the LatticeECP-DSP and LatticeEC FPGA devices, or aiding in the development of your design:
LatticeEC Standard Evaluation Board [EN]: This board is an efficient design featuring a 484-ball fpBGA FPGA device, on-board oscillator, SPI Flash configuration, PCI fingers, on-board power control, prototyping area, various LEDs and more.
LatticeEC Advanced Evaluation Board [EN]: Designed for more advanced evaluation and development, this board includes all the features of the LatticeEC Standard Evaluation Board, plus a DDR memory interface, SPI4.2 connectors, on-board FCRAM, general purpose RJ-45 connector, additional power options, SMA connectors and more.
| EC1 | EC3 | ECP6 EC6 |
ECP10 EC10 |
ECP15 EC15 |
ECP20 EC20 |
ECP33 EC33 |
|
|---|---|---|---|---|---|---|---|
| Vcc 電圧 (V) | 1.2 | 1.2 | 1.2 | 1.2 | 1.2 | 1.2 | 1.2 |
| PFU Row 数 | 12 | 16 | 24 | 32 | 40 | 44 | 64 |
| PFU Column 数 | 16 | 24 | 32 | 40 | 48 | 56 | 64 |
| # of PFU | 192 | 384 | 768 | 1280 | 1920 | 2464 | 4096 |
| SysDSP ブロック1 |
- | - | 4 | 5 | 6 | 7 | 8 |
| 18x18 乗算器1 |
- | - | 16 | 20 | 24 | 28 | 32 |
| LUTs (K) | 1.5 | 3.1 | 6.1 | 10.2 | 15.4 | 19.7 | 32.8 |
| 分散 RAM (K bits) |
6 | 12 | 25 | 41 | 61 | 79 | 131 |
| EBR SRAM (K bits) |
18 | 55 | 92 | 276 | 350 | 424 | 498 |
| EBR SRAM ブロック数 |
2 | 6 | 10 | 30 | 38 | 46 | 54 |
| PLL 数 | 2 | 2 | 2 | 4 | 4 | 4 | 4 |
| Maximum User I/O | 112 | 160 | 224 | 288 | 352 | 400 | 496 |
| パッケージ | |||||||
| 100-pin TQFP (14 x 14 mm) | 67 | 67 | |||||
| 144-pin TQFP (20 x 20 mm) | 97 | 97 | 97 | ||||
| 208-pin PQFP (28 x 28 mm) | 112 | 145 | 147 | 147 | |||
| 256-ball fpBGA (17 x 17 mm) | 160 | 195 | 195 | 195 | |||
| 484-ball fpBGA (23 x 23 mm) | 224 | 288 | 352 | 360 | 360 | ||
| 672-ball fpBGA (27 x 27 mm) | 400 | 496 | |||||
1 ECP-DSP devices only