|
ispClock5406DおよびispClock5410Dは、高性能通信およびコンピューティング・アプリケーション用に設計された、インシステム・プログラマブル差動クロック分配ICです。ispClock5400DではCleanClock™ と呼ぶ超低位相ノイズの第3世代PLLが採用されています。FlexiClock™ の出力部は、複数のロジック規格とデュアルスキュー制御機能をサポートしています。
各デバイスの構成はオンチップの不揮発性メモリに保持され、JTAGインターフェイスを通じてプログラム可能です。デバイスの一部の特性は、I2Cインターフェイス経由で動作中に変更可能です。
このページ左手よりドキュメント・カテゴリを選択し、ispClock5400Dの詳細情報をご覧ください。
アプリケーション
- SERDES向けの低コスト・クロック源
- ATCA, MicroTCA, AMC, PCI Express
- 差動クロックの分配
- 汎用ソースシンクロナス・インターフェイス用クロック管理
- 高ファンアウトのクロックバッファ
- ゼロ遅延クロックバッファ
SERDES基準クロック
LatticeECP3などSERDESの内蔵されたFPGAおよびASICで必要とされる基準クロック源に関して、従来は差動出力を持つ高価な水晶発振器で対応していました。ispClock5400Dでは、低コストで低周波数のCMOS発振器によるクロック源を使用でき、実装の総コストを軽減できます。
 安価なCMOS発振器とispClock5400Dの組み合わせ 高速ソースシンクロナス・インターフェイス用クロック管理
FPGAから出力されるデータにエッジアラインされたクロックを、レシーバ入力でデータの中央に合わせます（90°位相スキュー）。Time Skew機能を用いることで、セットアップ/ホールドタイムのPVT変動を動的に合わせることができます。
 データにエッジアラインしたクロックをデータの中央にする タイミング・マージン管理
或るシステムのタイミングマージンを測定するためにispClock5400Dを用いることができます。デバイス電圧と動作温度範囲にわたって、トランスミッタとレシーバ間のデータ転送が信頼性高く行われることを確認するためのタイミングマージンを測定で、一般的にシステム設計者は動作周波数を加減することによって間接的に行います。これは周波数マージン管理と呼ばれます。
ispClock5400DはI2Cバスインターフェイスから制御することができる、正確で非常に細かいタイミングスキュー制御機能を持っています。この機能を用いて、送信クロックから独立して受信クロックにスキューを持たせることができます。クロックスキューを調整することで、ホールドタイム(tH)、セットアップ時間(tSU)、およびclock-to-out(クロック対出力、tCO)のマージン測定をすることができます。
 タイミング・マージン管理
特長
|
CleanClock™ PLLの性能
- 超低サイクルジッタ(29ps p-p)
- 超低周期ジッタ(2.5ps)
- 低い出力間スキュー(<100ps)
完全に統合された高性能PLL
- プログラマブル・ロック検出
- 4系統の出力分周器
- プログラム可能なオンチップ・ループフィルタ
- スペクトラム拡散クロックとの互換性
- 内部/外部フィードバック
柔軟な基準クロックおよび外部フィードバック入力
- プログラム可能な差動基準入力およびフィードバック入力の規格：LVDS、LVPECL、HSTL、SSTL、HCSL、MLVDS
- プログラム可能な終端抵抗
- クロックA/B選択マルチプレクサ
FlexiClock™ I/O
- 50MHz～400MHzの入出力動作周波数
- 出力単位のデュアル・プログラマブル・スキュー制御
- I2Cによる動的スキュー制御
- 低い出力間スキュー(<100ps)
|
最大10本のプログラム可能なファンアウトバッファ
- プログラム可能な差動出力規格と個別イネーブル制御：LVDS, LVPECL, HSTL, SSTL, HCSL, MLVDS
- 最大10バンクにそれぞれ独立のVCCOとGND： 1.5V、1.8V、2.5V、3.3V
- 全ての入出力は活線挿抜対応
動作モード
- プログラム可能な出力スキュー制御を持つファンアウトバッファ
- デュアル・プログラマブル・スキュー制御を持つゼロ遅延バッファ
プログラマビリティとパッケージ
- 完全なJTAGバウンダリスキャン・テスト・インシステム・プログラミングに対応
- コマーシャル（0～70℃）とインダストリアル（-40～85℃）温度対応
- 48ピンおよび64ピンQFNSパッケージ
|
選択ガイド
ispClock5400D 製品ファミリ選択ガイド
| 機 能 |
ispClock5400D ファミリ
|
|
5410D
|
5406D
|
| |
|
|
| 出力 |
10
|
6
|
| 入力動作周波数範囲 |
40 ～ 400MHz
|
| 出力動作周波数範囲 |
50 ～ 400MHz
|
| VCO動作周波数範囲 |
400 ～ 800MHz
|
| スペクトル分散の互換性 |
あり
|
| プログラム可能な入力タイプ |
LVDS, LVPECL, HSTL, SSTL, HCSL
|
プログラム可能な出力および
フィードバック・インターフェイス・タイプ |
LVDS, LVPECL, HSTL, SSTL, HCSL, MLVDS
|
| PLLフィードバック・タイプ |
内部 / 外部
|
| V分周器の数 |
4
|
| V分周器のカウント範囲 |
2 ～ 16 (2 のべき乗)
|
| 最大サイクル間ジッタ |
29ps (peak-peak)
|
| 最大周期ジッタ（RMS） |
2.5ps
|
| 最大位相ジッタ（RMS） |
6ps
|
| 最大静的位相オフセット |
0ps ～ 100ps
|
| 生成周波数 |
4
|
| プログラマブル・スキュー |
156ps ～ 12ns
|
| ファンアウトバッファのモード |
あり
|
評価ボード
ispClock 5400D評価ボードは部品実装済みのPCBで、設計者がispPAC-CLK5406Dデバイスを迅速に構成して評価することができます。
-
ispClock 5400D評価ボードには以下を含みます：
- ispClock5406Dプログラマブル・クロック(ispPAC-5406D-01SN48I)
- 水晶発振子回路
- ispDOWLOADケーブル(HW-DLN-3C)
- ユニバーサル電源供給キット
- 抵抗ネットワーク
- SMAコネクタ
- 電源ジャック
- JTAG、およびテスト用ヘッダ
- PAC-DesignerやispVMシステムでプログラム可能
|
 |
|
|
アカウント・インフォ
