 |
[EN]: は、アメリカのサイトへのジャンプを意味しています。 |
アカウント・インフォ
 
|
|
[EN]: は、アメリカのサイトへのジャンプを意味しています。 |
|
アカウント・インフォ
|
|
ispClock5406DおよびispClock5410Dは、高性能通信およびコンピューティング・アプリケーション用に設計された、インシステム・プログラマブル差動クロック分配ICです。ispClock5400DではCleanClock™ と呼ぶ超低位相ノイズの第3世代PLLが採用されています。FlexiClock™ の出力部は、複数のロジック規格とデュアルスキュー制御機能をサポートしています。 各デバイスの構成はオンチップの不揮発性メモリに保持され、JTAGインターフェイスを通じてプログラム可能です。デバイスの一部の特性は、I2Cインターフェイス経由で動作中に変更可能です。 このページ左手よりドキュメント・カテゴリを選択し、ispClock5400Dの詳細情報をご覧ください。 アプリケーション
SERDES基準クロックLatticeECP3などSERDESの内蔵されたFPGAおよびASICで必要とされる基準クロック源に関して、従来は差動出力を持つ高価な水晶発振器で対応していました。ispClock5400Dでは、低コストで低周波数のCMOS発振器によるクロック源を使用でき、実装の総コストを軽減できます。  安価なCMOS発振器とispClock5400Dの組み合わせ 高速ソースシンクロナス・インターフェイス用クロック管理FPGAから出力されるデータにエッジアラインされたクロックを、レシーバ入力でデータの中央に合わせます（90°位相スキュー）。Time Skew機能を用いることで、セットアップ/ホールドタイムのPVT変動を動的に合わせることができます。  データにエッジアラインしたクロックをデータの中央にする タイミング・マージン管理或るシステムのタイミングマージンを測定するためにispClock5400Dを用いることができます。デバイス電圧と動作温度範囲にわたって、トランスミッタとレシーバ間のデータ転送が信頼性高く行われることを確認するためのタイミングマージンを測定で、一般的にシステム設計者は動作周波数を加減することによって間接的に行います。これは周波数マージン管理と呼ばれます。 ispClock5400DはI2Cバスインターフェイスから制御することができる、正確で非常に細かいタイミングスキュー制御機能を持っています。この機能を用いて、送信クロックから独立して受信クロックにスキューを持たせることができます。クロックスキューを調整することで、ホールドタイム(tH)、セットアップ時間(tSU)、およびclock-to-out(クロック対出力、tCO)のマージン測定をすることができます。  タイミング・マージン管理
特長
選択ガイド
評価ボードispClock 5400D評価ボードは部品実装済みのPCBで、設計者がispPAC-CLK5406Dデバイスを迅速に構成して評価することができます。
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
