|
概要
ispClock5300Sはクロック分配アプリケーション用途のインシステム・プログラマブル・ゼロ遅延ユニバーサル・ファンアウト・バッファです。ispClock5300Sファミリはシングルエンドで低スキュー出力を4～20本備えています。
 ispClock5300Sデータシート
ispClock5300Sの詳しい情報は、このページの左側にある一覧から選択して参照してください。
 ブロック・ダイアグラム |
|
アプリケーション
- PCB上の共通クロックの分配
- PLLベースの周波数生成
- 高ファンアウトバッファ
- ゼロ遅延クロックバッファ
特長
|
-
4つの動作モード
- ゼロ遅延バッファ
- ゼロ遅延と非ゼロ遅延バッファ
- デュアル非ゼロ遅延バッファ
- 出力分周器付き非ゼロ遅延バッファ
- 入出力は8MHz ～ 267MHz
- 低い出力スキュー (<100ps)
- 低いピークツーピーク・ジッタ(<70ps)
-
最高20までのプログラム可能なファンアウトバッファ
-
プログラム可能なシングルエンド出力規格と個別のイネーブル制御
- LVTTL, LVCMOS, HSTL, eHSTL, SSTL
-
プログラム可能な出力インピーダンス
- プログラム可能なスルーレート
-
最大10バンクに個別VccoとGND
-
高性能PLLの要素を全て集積
- プログラマブル・ロック検出
- 3つの "2のべき乗" 出力分周器（5ビット）
- プログラム可能なオンチップ・ループフィルタ
- スペクトラム拡散クロックに対応
- 出力毎に高精度プログラム可能な位相スキュー調整
-
8つの設定；最小ステップサイズ156ps
|
|
- 最大+/-5nsスキュー調整範囲
- 粗/細の調整モード
- 最大3つのクロック周波数ドメイン
-
柔軟な基準クロック入力と外部フィードバク入力
-
プログラム可能なシングルエンドと差動規格の基準入力
- LVTTL, LVCMOS, SSTL, HSTL, LVDS, LVPECL, 差動HSTL及びSSTL
- クロックA/B選択マルチプレクサ
-
プログラム可能なフィードバック規格
- LVTTL, LVCMOS, SSTL, HSTL
- プログラム可能な終端抵抗
- 全ての入出力は活線挿抜対応
- JTAGバウンダリ・スキャンテスト・インシステム・プログラミングのフルサポート
- 優れた電源ノイズ耐性
- コマーシャル（0 ～ 70℃）とインダストリアル(-40 ～ 85℃)温度範囲に対応
- 48 ピン及び64ピンTQFPパッケージ
-
アプリケーション
- 基板上の共通クロックの分配
- PLLベースの周波数生成
- 高ファンアウト・クロック・バッファ
- ゼロ遅延クロック・バッファ
|
4つの動作モード
 ゼロ遅延バッファモード |
 デュアル非ゼロ遅延バッファモード |
| |
|
 ゼロ遅延バッファと非ゼロ遅延バッファモード |
 出力分周器有りとなしのゼロ遅延バッファ |
ispClock5300S 製品ファミリ セレクタガイド
| 機能項目 |
ispClock5300S ファミリ |
| 5320S |
5316S |
5312S |
5308S |
5304S |
| |
 |
|
|
|
|
| 出力数 |
20 |
16 |
12
|
8 |
4
|
| 入力動作周波数範囲 |
8 ～ 267MHz |
| 出力動作周波数範囲 |
5 ～ 267MHz
|
| VCO 動作範囲 |
160 ～ 400MHz |
| スペクトル拡散クロック入力対応 |
可能 |
| プログラム可能な入力規格 |
LVTTL, LVCMOS, SSTL, HSTL, LVDS, LVPECL, Diff. SSTL, 差動 HSTL |
| プログラム可能な出力とフィードバック規格 |
LVTTL, LVCMOS, SSTL, HSTL |
| PLLフィードバックの方法 |
外部 |
| M, N 分周器 |
なし
|
| V 分周器数 |
3
|
| V 分周値の範囲 |
1 ～ 32 (2 のべき乗)
|
| 最大サイクルツーサイクル・ジッタ |
70ps (ピークツーピーク) |
| 最大周期ジッタ (RMS) |
12ps |
| 最大位相ジッタ (RMS) |
50ps |
| 最大定常位相オフセット |
-40ps ～ 100ps |
| 生成可能な周波数 |
3 系統 |
| プログラム可能なスキュー調整範囲 |
156ps ～ 5ns |
| ファンアウトバッファ・モード |
あり
|
| プログラム可能な終端値 |
40 ～ 70Ω、及び 20Ω |
|
|
アカウント・インフォ
