Lattice Semiconductor Corporation
ホーム > 製品 > IPコアと参照設計 > ラティス・リファレンス設計 > マルチプル・バウンダリ・スキャン・ポート・リンカー

マルチプル・バウンダリ・スキャン・ポート・リンカー

Lattice Reference DesignsIEEE1149.1バウンダリ・スキャン・システムによれば、全ての複雑なシステムは1つ以上のバウンダリ-スキャン準拠のスキャン・ポートを持てます。もし、個々のスキャン・ポートが互いにつながっていたら、スキャン能力向上の可能性が確実に増えます。本設計では、マルチプル・スキャン・ポートを IEEE1149.1ポートに命令の書き込みをして、互いに連結します。MSP(Multiple Scan Port)デバイスは、4つのローカル・スキャン・ポートを連結するか、完全に迂回しての利用ができます。ENABLE信号が供給され、Lowの時、デバイス出力はトライステートとなり、ラティスのispDOWNLOAD®ケーブルを直接、イン-システム・プログラミング用途にセカンダリーチェインで使用出来ます。

Multiple Boundary Scan Port Linker
日付 性能 I/Oピン数 テストデバイス パッケージ 設計サイズ Ver JEDECファイル
Apr-03 35 MHz 26 ispMACH 4064V/B/C 44 TQFP 64 マクロセル 1 LSC_BSCAN-2T44M4064
Apr-03 35 MHz 26 ispMACH 4064V/B/C 48 TQFP 64 マクロセル 1 LSC_BSCAN-2T48M4064
Apr-03 35 MHz 26 ispLSI 2064VE 44 TQFP 64 マクロセル 2 LSC_BSCAN-2LT44-V2

PDF file設計ドキュメントをダウンロード

 

EXE filesラティス・フューズマップ・ファイルをダウンロード

 

注意: 上記の性能と設計サイズは概算見積もりです。実際の結果は選択したパラメータ、タイミング制約やデバイス実装によって変わります。詳細は設計のドキュメントをご覧下さい。全てのコーディングと設計は、特に注意書きがない限りPCプラットフォーム上で行いました。

ご利用条件 | プライバシー・ポリシー | ニュースリリース | 求人情報 | 投資家情報 | お問い合わせ | サイトマップ © Lattice Semiconductor Corporation 2012