I2C（Inter-IC）バスは、簡易で低バンド幅、そして短距離用のプロトコルです。これは断続的にアクセスされるペリフェラル・デバイスがあるシステムでよく使用されます。これはボード上配線が最短となることが望まれるようなシステムの、一般的な通信ソリューションです。
本参照デザインはFPGAやCPLD内へのI2Cスレーブモジュールの実装です。I2C仕様に準拠し、デバイス・アドレシングやリード/ライト動作、およびアクノレッジ機構を備えます。本参照デザインにより、システム内のどのようなコンポーネントでも、直ちにI2C互換インターフェイスを加えることができます。FPGAやCPLDデバイスのプログラム性という特長は、I2Cスレーブデバイスをいかなる有効なスレーブアドレスにも構成できる柔軟性を提供します。これによりI2Cバス上で複数のスレーブデバイス相互がアドレス衝突することを避けられます。
| テスト済みデバイス * | 性能 | I/Oピン | サイズ | Rev. |
|---|---|---|---|---|
| LC4128ZE-5 | >50 MHz | 26 | 44 マクロセル | 1.2 |
| LCMXO256C-3T100C | >50 MHz | 26 | 50 LUT | 1.2 |
| LFXP2-5E-5M132C | >50 MHz | 26 | 73 LUT | 1.2 |
* これ以外のデバイスでも動作するかもしれません。
注: 上に示された性能とリソースサイズは見積りです。選択されたパラメータ、タイミング制約、およびデバイス・インプリメンテーションに依存して、実際の結果は異なるかもしれません。詳細に関してはデザインのドキュメントを参照してください。特に注記がない限り、すべてのコード記述と設計作業はPCプラットホームで行われました。
