[EN]: は、アメリカのサイトへのジャンプを意味しています。
アカウント・インフォ         see this page in English

PCI Express エンドポイント IP コア (x1, x4)


IPexpress User Configurable Logo PCI Expressはさまざまなコンピューティンと通信プラットホーム用の高性能でスケーラブルな、よく定義された標準です。それは、既存のPCIドライバとオペレーティング・システムとのソフトウェア互換性を提供するように定義されました。 

ラティスのPCI Expressコアは電気的SERDESインターフェイスからトランザクション層までのx1またはx4エンドポイント・ソリューションを提供します。このソリューションはLatticeECP3™, LatticeECP2M™ およびLatticeSCM™ 各FPGAデバイスファミリに対応します。LatticeSCM PCI ExpressコアはラティスのユニークなMACO™ テクノロジを利用しており、flexiMAC™ MACOコアを用いてデータ・リンク層を、そしてLTSSM MACOコアを用いることでPHY層の一部をサポートします。ラティスMACOテクノロジはLatticeSCMデバイスファミリのみで使用できます。LatticeECP3™ と LatticeECP2Mファミリと共に用いる場合、PCI Expressコアは非常に経済的で高価値のFPGAプラットホームを用いることで実装されます。

  • ネイティブPCI Express x4コアはLatticeECP3とLatticeECP2M、およびLatticeSCM各デバイスのファミリをターゲットにします
  • x4ダウングレードx1コアはLatticeECP3と、LatticeECP2M、およびLatticeSCM各ファミリをターゲットにします。x4ダウングレードx1コアはx1コアを作成するために3チャネルをパワーダウンするx4コアです。これは64ビット・データパスをx1リンク幅で用いたいユーザのために設計されています
  • ネイティブPCI Express x1コアはLatticeECP3とLatticeECP2Mファミリ用のみに用意されています。これは16ビット・データパスで使用LUT数を減らしたx1コアです

主要な機能

トップレベルIPサポート

  • 125MHz ユーザ・インターフェイス
    • ネイティブx4とダウングレードx1は64ビット・データパスに対応
    • ネイティブx1は16ビット・データパスに対応
  • 送信では、ユーザがECRCやLCRC、或いはシーケンス番号を除くTLPを生成
  • 受信では、ユーザはECRCやLCRC、或いはシーケンス番号を除いて有効なTLPを受け取る
  • PH, PD, NPH, NPD, CPLH, CPLD 各クレジットタイプ用の送受信クレジット・インターフェイス
  • アップストリーム/ダウンストリーム、単一ファンクションのエンドポイント・トポロジ
  • ポートを介して上位レイヤからLTSSMを制御
  • ポートによってコンフィグレーション・スペース情報の選択にアクセス
  • -5、-6、および-7の各スピード・グレードに対応
    • LatticeSCMは1.2Vと1.0Vコア電圧の両方に対応(最大50%の電力を削減)




PCI Express - ブロック図
PCI express - Block Diagram

コンフィグレーション・スペースのサポート

  • PCI互換のType0コンフィグレーション・スペース・レジスタをコアに含む(0x0-0x3C)
  • PCI Express機能構造体(Capability Structure)レジスタをコアに含む
  • 電力管理機能構造体レジスタをコアに含む
  • MSI機能構造体レジスタをコアに含む
  • デバイスシリアル番号機能構造体レジスタをコアに含む
  • アドバンス・エラー・レポーティング機能構造体レジスタをコアに含む

トランザクション層

  • すべてのTLPタイプに対応(メモリ、I/O、コンフィグレーション、およびメッセージ)
  • パワーメッセージを容易に送受信する電力管理ユーザインターフェイス
  • オプションのECRC生成/チェック
  • 512、1k、2k、または4kバイトの最大ペイロードサイズ

データリンク層

  • データリンク制御と管理ステートマシン
  • フロー制御初期化
  • Ack/Nak DLLPの生成/終端
  • 簡易なユーザインターフェイスによる電力管理DLLPの生成/終端
  • LCRCの生成/チェック
  • シーケンス番号の付加/チェック/除去
  • リトライバッファとリトライ管理

PHY層の機能

  • 2.5Gbps CML電気的インターフェイス
  • PCI Express1.1電気的仕様に準拠
  • 差動出力電圧、送信プリエンファシス、および受信等化を含む信号品位確保のための多くのオプション
  • パラシリ変換とシリパラ変換
  • 8b10bシンボル・エンコーディング/デコーディング
  • シンボル・アライメント用のリンクステート・マシン
  • クロックトレランス補償は+/-300ppmに対応
  • レーンシンボルのフレーミングとアプリケーション
  • データ・スクランブリング
  • レーン間デスキュー
  • リンクトレーニングとステータス用ステートマシン(LTSSM)

 

パフォーマンスとリソース使用数

PCI Express x1 エンドポイント

LatticeECP31
IPexpress ユーザ・コンフィギュラブル・モード スライス LUT レジスタ sysMEM EBR fMAX (MHz)
Config 1 - x1, 1 BARイネーブル; AERとCRCなし 3992 6065 3925 4 125

1. 動作速度と使用数特性は、ラティスispLEVER7.2SP1ソフトウェアを用いてLFE3-95E-7FN1156CESをターゲットに得られました。LatticeECP3ファミリの中でも異なるロジック規模、またはグレードでこのIPコアを用いるとき、性能と使用数は異なるかもしれません。x4コアをx1モードにダウングレードした場合、その使用数および性能結果はx4モードと同等です。

 

LatticeECP2M1
IPexpress ユーザ・コンフィギュラブル・モード スライス LUT レジスタ sysMEM EBR fMAX (MHz)
Config 1 - x1, 1 BARイネーブル; AERとCRCなし 4139 6137 3898 4 125

1.動作速度と使用数特性は、ラティスispLEVER7.2SP1ソフトウェアを用いてLFE2M-50E-6F900Cをターゲットに得られました。LatticeECP2Mファミリの中でも異なるロジック規模、またはグレードでこのIPコアを用いるとき、性能と使用数は異なるかもしれません。x4コアをx1モードにダウングレードした場合、その使用数および性能結果はx4モードと同等です。

 

PCI Express x4 エンドポイント

LatticeECP31
IPexpress ユーザ・コンフィギュラブル・モード スライス LUT レジスタ sysMEM EBR fMAX (MHz)
Config 1 - x4, 1 BARイネーブル; AERとCRCなし 8803 12101 9751 11 125

1. 動作速度と使用数特性は、ラティスispLEVER7.2SP1ソフトウェアを用いてLFE3-95E-7FN1156CESをターゲットに得られました。LatticeECP3ファミリの中でも異なるロジック規模、またはグレードでこのIPコアを用いるとき、性能と使用数は異なるかもしれません。x4コアをx1モードにダウングレードした場合、その使用数および性能結果はx4モードと同等です。

 

LatticeECP2M1
IPexpress ユーザ・コンフィギュラブル・モード スライス LUT レジスタ sysMEM EBR fMAX (MHz)
Config 1 - x4, 1 BARイネーブル; AERとCRCなし 9105 12100 9688 11 125

1. 動作速度と使用数特性は、ラティスispLEVER7.2SP1ソフトウェアを用いてLFE2M-50E-6F900Cをターゲットに得られました。LatticeECP2Mファミリの中でも異なるロジック規模、またはグレードでこのIPコアを用いるとき、性能と使用数は異なるかもしれません。x4コアをx1モードにダウングレードした場合、その使用数および性能結果はx4モードと同等です。

 

PCI Express MACO IP コア

LatticeSCM-15/40/80/1151
IPexpress ユーザ・コンフィギュラブル・モード スライス LUT レジスタ sysMEM EBR MACOブロック fMAX (MHz)
Config 1 - ソフトLTSSM 5678 8122 6064 13 1 250
Config 2 - ハードLTSSM 3811 4701 4696 13 2 250

1. 動作速度と使用数特性は、ラティスispLEVER7.2SP1ソフトウェアを用いてLFSC3GA80E-6FC1704Cをターゲットに得られました。LatticeSCMファミリの中でも異なるロジック規模、またはグレードでこのIPコアを用いるとき、性能と使用数は異なるかもしれません。LFSC3GA15/40/80/115デバイスではハードLTSSM MACOがあるため、ソフトLTSSMは不要です。LatticeSCMではx1コアとx4コアの使用数および性能結果はx4モードと同等で、x1モードにダウングレードしたx4コアもx4と同等です。

 

LatticeSCM-251
IPexpress ユーザ・コンフィギュラブル・モード スライス LUT レジスタ sysMEM EBR MACOブロック fMAX (MHz)
Config 1 - ソフトLTSSM 5678 8122 6064 13 1 250

1. 動作速度と使用数特性は、ラティスispLEVER7.2SP1ソフトウェアを用いてLFSC3GA80E-6FC1704Cをターゲットに得られました。LatticeSCMファミリの中でも異なるロジック規模、またはグレードでこのIPコアを用いるとき、性能と使用数は異なるかもしれません。LFSC3GA15/40/80/115デバイスではハードLTSSM MACOがあるため、ソフトLTSSMは不要です。LatticeSCMではx1コアとx4コアの使用数および性能結果はx4モードと同等で、x1モードにダウングレードしたx4コアもx4と同等です。.

 

ソリューション

他のデモ、ボード、および開発キットについてはPCI Expressソリューションページを閲覧してください。

注文情報

ファミリ x1 品番 x4 品番
LatticeECP3 PCI-EXP1-E3-U3 PCI-EXP4-E3-U3
LatticeECP2M PCI-EXP1-PM-U3 PCI-EXP4-PM-U3


IP バージョン: 4.0
評価: このIPのフル評価バージョンをダウンロードするには、がIPexpressメインウィンドーでLattice IP Serverタブに行きます。ダウンロードで入手できるすべてのispLeverCORE IPモジュールがこのタブに表示されます。
購入: IPコアを購入する方法については、お近くのラティス代理店に連絡してください。

LatticeSCM MACO IP コア はispLEVERを通して無償で入手できます。しかし、タイミング・シミュレーションとビットストリーム生成をイネーブルするためにはライセンスキーが必要です。お近くのラティス代理店に連絡して、MACO IPライセンスキーを入手してください。