ラティスMico32　オープン、無償の32ビット・ソフト・プロセッサ

ラティスMico32は、32ビット・ハーバード、RISCアーキテクチャの"ソフト"マイクロプロセッサで、無償の オープンIPコア・ライセンス契約書 で入手可能です。ハードウェアで設計を試すのに必要な、ソフトウェア開発ツールと評価ボードを含む全てが提供されます。

• ラティスMico32システムをダウンロード
• ラティスMico32オープン・ソース・ライセンス
• ラティスMico32ソフトウェア開発ツール
• ラティスMico32開発ボード
• LatticeMico32 Development Board for LatticeECP2 [EN]

問題識別には、こちらをクリック

ラティスMico32コアと周辺の概要

ラティスMico32™は、ラティスFPGAデバイスに高度に構成可能な32ビット・ハーバード・アーキテクチャの"ソフト"マイクロプロセッサ・コアです。32ビット幅命令セットを32の汎用レジスタと組合せ、ラティスMico32
は幅広く様々なマーケットに適切な性能と柔軟性を提供します。RISCアーキテクチャを使用することで、コアのデバイス・リソースの消費は最小限度に留まりますが、幅広いアプリケーション・セットに求められる性能を維持します。マイクロプロセッサ・システムの開発を迅速化するために、いくつかオプションのウイッシュボーン互換の周辺コンポーネントがラティスMico32と一緒に統合化されます。

主な特長

• ラティスFPGAデバイス用に最適化
• 性能強化の特徴セット
  • RISCアーキテクチャ
  • 32ビット・データ幅と32ビット命令
  • 32個の汎用レジスタ
  • 最大32の外部割込みを処理
  • オプション命令とデータ・キャッシュ
  • デュアル・ウイッシュボーン・メモリ・インターフェース（命令とデータ）
• ウイッシュボーン互換の周辺コンポーネント
  • メモリ・コントローラ
    • 非同期SRAM
    • オンチップ・ブロック・メモリ
  • I/O 
    • 32ビット・タイマ
    • DMAコントローラ
    • GPIO 
    • I2C マスタ・コントローラ
    • SPI
    • UART

ラティスMico32プロセッサ・ブロック・ダイアグラム（クリックして拡大）

エリアと性能を最適化する3つの構成 ベーシック 乗算器なし マルチサイクル・シフター キャッシュなし 標準 乗算器 パイプライン化されたシフター 8K Iキャッシュ、Dキャッシュなし フル構成 乗算器 パイプライン化されたシフター 8K Iキャッシュ、8K Dキャッシュ

¹ ラティスのispLEVER®6.0 SP1ソフトウェアを利用した時の性能と利用結果です。ラティスEC/ECPファミリ内でラティスMico32を異なる集積度、スピードあるいはグレードで使用した時、性能は異なる場合があります。

¹ ラティスのispLEVER®6.0 SP1ソフトウェアを利用した時の性能と利用結果です。ラティスECP2/Mファミリ内でラティスMico32を異なる集積度、スピードあるいはグレードで使用した時、性能は異なる場合があります。

8ビット・マイクロコントローラは、 ラティスMico8をチェックしてください。