[EN]: は、アメリカのサイトへのジャンプを意味しています。
アカウント・インフォ         see this page in English

パイプライン型DDR SDRAMコントローラ

In Detail
Documents & Downloads
See Also

概要

DDR(Double Data Rate)SDRAMコントローラは、業界標準のDDR SDRAMと整合する汎用メモリ･コントローラです。メモリ･コントローラはユーザのアプリケーションとインターフェースを取る基本的コマンドを備えています。このインターフェースはアプリケーションと本モジュールの統合に要する労力を軽減し、DDR SDRAMコマンド･インターフェースに関する作業を容易にします。メモリ用のタイミング･パラメータは、構成インターフェースの一部としてコアに入力する信号を通してセット出来ます。これは同一ネットリストを使用しながら異なるメモリ･デバイスに切替えて、タイミング･パラメータの修正を行いアプリケーションに適応させるようにしています。

DDR SDRAM Controller - Pipelined Block Diagram

特長

  • 業界標準DDR SDRAMとのインターフェース
  • 高性能DDR 400/333/266/133Mbps動作
  • 2、4もしくは8のプログラム可能なバースト長
  • 2もしくは3サイクルのプログラム可能なCASレーテンシー
  • ACTIVEコマンドを最小化するインテリジェント･バンク・マネージメント
  • 全ての標準DDRコマンドをサポート
  • 高信頼性動作の同期設計
  • 処理能力を最大化するコマンド･パイプライン
  • 2つのDIMMをサポート
  • すべての共通メモリ構成をサポート
    • 8, 16, 32, 64と72ビット幅のSDRAMデータ･バス
    • 異なるメモリ･デバイス用の可変アドレス幅
    • プログラム可能なタイミング･パラメータ
    • データマスク信号経由のバイト･レベル書き込み
    • 1, 2, 4もしくは8ビットのチップ選択
    • バースト終結

評価構成

ラティスECPとラティスECデバイス1の性能とリソース1
Parameter File2 SLICE数 LUT数 レジスター I/O sysMEMTM EBR数 fMAX (MHz
パラメータファイル 1303 1374 1732 237 0 200 MHz
(400 DDR)

1 ラティスのispLEVER® 6.1SP2ソフトウェアにおいてLFEC10E-5F484Cを使用したときの性能とリソースです。このIPコアをラティスECP/ECファミリ内で異なる集積度、スピード及びグレードで使用した場合、性能は多少違うことがあります。

2 SDRAM data path width of 32 bits. Please note that in the LatticeECP33 with an SDRAM data path width of 32 bits, the fMAX achieved is 133 MHz.

 

ラティスXPデバイス1の性能とリソース1
Parameter File2 SLICE数 LUT数 レジスター I/O sysMEMTM EBR数) fMAX (MHz)
パラメータファイル 1303 1374 1732 237 0 166 MHz
(333 DDR)

1 ラティスのispLEVER® 6.1 SP2ソフトウェアにおいてLFXP10E-5F484Cを使用したときの性能とリソースです。このIPコアをラティスXPファミリ内で異なる集積度、スピード及びグレードで使用した場合、性能は多少違うことがあります。

2 SDRAM data path width of 32 bits

ラティスXP2デバイス1の性能とリソース1
Parameter File2 SLICE数 LUT数 レジスター I/O sysMEMTM EBRs fMAX (MHz)
パラメータファイル 1206 1389 1533 237 0 200 MHz
(400 DDR)

1 ラティスのispLEVER® 7.0ソフトウェアにおいてLFXP2-17E-7F484Cを使用したときの性能とリソースです。このIPコアをラティスXP2ファミリ内で異なる集積度、スピード及びグレードで使用した場合、性能は多少違うことがあります。
2 SDRAM data path width of 32 bits 

ラティスSCデバイス1の性能とリソース1
Parameter File2 SLICE数 LUT数 レジスター I/O sysMEMTM EBR数 fMAX (MHz)
パラメータファイル 1548 1541 2277 237 0 200 MHz
(400 DDR)

1 ラティスのispLEVER® 6.1 SP2ソフトウェアにおいてLFSC3GA25E-7F900Cを使用したときの性能とリソースです。このIPコアをラティスSCファミリ内で異なる集積度、スピード及びグレードで使用した場合、性能は多少違うことがあります。

2 SDRAM data path width of 32 bits

 

ラティスECP2デバイス1の性能とリソース1
Parameter File2 SLICE数 LUT数 レジスター I/O sysMEMTM EBR数 fMAX (MHz)
パラメータファイル 1680 1853 2194 237 0 200 MHz
(400 DDR)

1 ラティスのispLEVER® 6.1 SP2ソフトウェアにおいてLFE2-12E-7F484CESを使用したときの性能とリソースです。このIPコアをラティスECP2ファミリ内で異なる集積度、スピード及びグレードで使用した場合、性能は多少違うことがあります。

2 SDRAM data path width of 32 bits

ラティスECP2Mデバイス1の性能とリソース1
Parameter File SLICE数 LUT数 レジスター I/O sysMEMTM EBR数 fMAX (MHz)
パラメータファイル 1520 1725 1874 237 0 200 MHz
(400 DDR)

1 ラティスのispLEVER® 6.1 SP2ソフトウェアにおいてLFE2M35E-6F672CEを使用したときの性能とリソースです。このIPコアをラティスECP2Mファミリ内で異なる集積度、スピード及びグレードで使用した場合、性能は多少違うことがあります。
2 SDRAM data path width of 32 bits 

 

ハードウェア・デモ

A hardware demonstration bitstream for this IP core is available for use with the LatticeEC Advanced Evaluation Board [EN]. The bitstream, and a complete description of its operation is available for download by clicking the "Design Files" link in the resource box on this page.

注文情報

パートナンバー：

ラティスECP/EC: DDRCT-GEN-E2-U6
ラティスXP: DDRCT-GEN-XM-U6
ラティスXP2: DDRCT-GEN-X2-U6
ラティスSC: DDRCT-GEN-SC-U6
ラティスECP2: DDRCT-GEN-P2-U6
ラティスECP2M: DDRCT-GEN-PM-U6

To download the full evaluation version of this IPexpress user configurable core for the LatticeXP or the LatticeECP2, please go to the Lattice IP Server tab in the ispLEVER IPexpress GUI window.

To find out how to purchase the DDR SDRAM Controller - Pipelined IP Core, please contact your local Lattice Sales Office.