本バージョンのDDR SDRAMコントローラは、非パイプライン型で、パイプライン化されたバージョンよりかなり小規模です。DDR(Double Data Rate)SDRAMは、75MHz超のバススピードで走るSDRAMメモリの代替品として紹介されます。DDR SDRAMは通常のSDRAMの機能と似ていますが、バースト･モード･データ伝送を備え、クロック信号両エッジでデータを伝送することで、メモリのバンド幅が2倍になります。
DDR SDRAMコントローラは設計上のデータ幅の変更、バースト伝送レートとCASレイテンシーの設定の柔軟性をユーザに提供するパラメータ化されたコアです。さらにDDRコアは"全バンク・アクティブ"と各バンクの"列アクティブ"のデータベースを保持するインテリジェント･バンク･マネジメントをサポートします。この情報でDDR SDRAMコントローラは、アクティブもしくはプリチャージ命令が必要か否かを決定します。これはDDR SDRAMに対して発せられるリード/ライト命令のレイテンシーを効果的に削減します。
| パラメータ･ファイル | ddrct_np_o4_1_008.lpc |
|---|---|
| コア構成 | 一般ユーザI/F （非パイプライン型バージョン） |
| ORCA 4 PFU数2 | 283 |
| LUT数 | 703 |
| レジスタ数 | 1044 |
| Dist. RAM3 | 3 |
| fMAX (MHz) | 133 |
| 外部ピン数 | 239 |
| sysMEMTM EBR数 | N/A |
1 OR4E023BM416-DBをラティスのispLEVER®v.3.1ソフトウェアで使用したときの性能と利用リソースです。このIPコアをORCAファミリ内の異なる集積度、パッケージ、スピードもしくはグレードを使用した場合、性能は多少違ってきます。
2 PFUはラティスデバイスの標準ロジックブロックです。詳細はデバイスのデータシートをご覧ください 3 Dist. RAM = distributed memory.
| Parameter File | ddrct_np_e2_3_005.lpc |
|---|---|
| SLICEs | 918 |
| LUTs | 805 |
| Registers | 1369 |
| I/Os | 229 |
| sysMEMTM EBRs | 0 |
| fMAX (MHz) | 200 MHz (400 DDR) |
1 Performance and utilization characteristics are generated using LFEC20E-5F672C in Lattice's ispLEVER v.5.0 software. When using this IP core in a different density, speed, or grade within the LatticeECP/EC family, performance may vary.
| Parameter File | ddrct_np_xm_3_005.lpc |
|---|---|
| SLICEs | 857 |
| LUTs | 807 |
| Registers | 1237 |
| I/Os | 229 |
| sysMEMTM EBRs | 0 |
| fMAX (MHz) | 166 MHz (333 DDR) |
1 Performance and utilization characteristics are generated using LFXP10E-5F388C in Lattice's ispLEVER v5.0 software. When using this IP core in a different density, speed, or grade within the LatticeXP family, performance may vary.
注文
パートナンバー：ORCA 4: DDRCT-NP-O4-N1
パートナンバー：LatticeECP/EC: DDRCT-NP-E2-N3
パートナンバー：LatticeXP: DDRCT-NP-XM-N3
To find out how to purchase the 32 Bit PCI Target IP Core, please contact your local Lattice Sales Office.
