概要
ラティスのPCI(Peripheral Component Interconnect)は遠隔通信、組込みシステム、高性能周辺カードとネットワーキングを含む様々なアプリケーションに使用されている広く認知されたバス標準です。
ラティスのPCIコアは今日の高性能なPCIアプリケーションのニーズにあう理想的なソリューションを提供します。これは完全に66MHzまでのスピード用PCIローカルバス仕様 rev.2.2に準拠します。PCIマスター/ターゲットコアはカスタマイズできる32ビットもしくは64ビットマスター/ターゲット・ソリューションを提供します。完全に同期化されたPCI-64/66マスター/ターゲット・コアは、マスター/ターゲットと統合されたPCIソリューションを提供する具体的な設計アプリケーションのギャップの橋渡しをします。PCIマスター/ターゲット・ソリューションはより速く製品市場投入となるよう設計者がPCI仕様よりアプリケーションに集中できるようにしました。
ラティスのPCIで提供される機能は32ビットPCI、64ビットPCI、32 ビット・ローカルバス、64ビット・ローカルバス、マスター/ターゲットとターゲット・アプリケーションをカバーする複数の構成中において可能です。このドキュメントには、64ビット動作と該当したときのみに適応するマスター動作の詳細が含まれています。このデータシートの付録では、どのデバイスに何のコアが有効なのかを明記しています。
特長
- 32/64ビットPCIバス及び32/64ビットローカルバスを用意
- マスター/ターゲット及びターゲット版を用意
- PCI SIGローカルバス仕様、リビジョン2.2準拠
- 64ビットアドレス・サポート
- リスト・ポインタ・サポート
- パリティ・エラー検出
- 最大6個のベース・アドレス・レジスタ(BAR)と拡張ROM・BARサポート
- 高速バック・ツー・バック・トランザクション・サポート
- 待ち時間なしのステート・トランザクション・サポート
- 特別なサイクル・トランザクション・サポート
- カスタマイズ可能な構成スペース
- 最高66MHzまでのPCI
- 完全同期設計
性能とリソース利用
ラティスSCの結果1
| 構成 |
IPexpress User-Configurable |
IPexpress User-Configurable |
| タイプ |
マスター/ターゲット |
マスター/ターゲット |
| デバイス |
LFSC3GA25E-5F900C2 |
LFSC3GA25E-5F900C2 |
| PCI幅 |
32-bit |
32-bit |
| ローカルバス幅 |
32-bit |
32-bit |
| SLICE数 |
620 |
988 |
| LUT数 |
900 |
1579 |
| レジスター |
587 |
613 |
| sysMEM EBR数 |
0 |
0 |
| fMAX (MHz) |
33 |
66 |
| 外部ピン |
50 |
50 |
1構成は表示されたデバイス用です。他のデバイスの使用をご希望でしたら弊社販売代理店へご連絡ください。
2 ラティスispLEVER6.1 SP2ソフトウェアでの性能と利用結果です。このIPをラティスSCファミリ内で異なる集積度、スピード及びグレードで使用した時、性能は変る場合があります。ラティスSCの産業グレードはPCIマスタ/ターゲット・コアによってサポートはされていません。
ラティスXPの結果1
| 構成 |
IPexpress User-Configurable |
IPexpress User-Configurable |
| タイプ |
マスター/ターゲット |
マスター/ターゲット |
| デバイス |
LFXP15-4F484C2 |
LFXP10-5F388C2 |
| PCI幅 |
32-bit |
32-bit |
| ローカルバス幅 |
32-bit |
32-bit |
| SLICE数 |
763 |
1023 |
| LUT数 |
967 |
1520 |
| レジスター |
590 |
612 |
| sysMEM EBR数 |
0 |
0 |
| fMAX (MHz) |
33 |
66 |
| 外部ピン |
50 |
50 |
1構成は表示されたデバイス用です。他のデバイスの使用をご希望でしたら弊社販売代理店へご連絡ください。
2 ラティスispLEVER6.1 SP2ソフトウェアでの性能と利用結果です。このIPをラティスXPファミリ内で異なる集積度、スピード及びグレードで使用した時、性能は変る場合があります。ラティスXPの産業グレードはPCIマスタ/ターゲット・コアによってサポートはされていません。
ラティスECP/ECの結果1
| 構成 |
IPexpress User-Configurable |
IPexpress User-Configurable |
| タイプ |
マスター/ターゲット |
マスター/ターゲット |
| デバイス |
LFEC20E-4F672C2 |
LFEC20E-5F672C2 |
| PCI幅 |
32-bit |
32-bit |
| ローカルバス幅 |
32-bit |
32-bit |
| SLICE数 |
763 |
1023 |
| LUT数 |
967 |
1520 |
| レジスター |
590 |
612 |
| sysMEM EBR数 |
0 |
0 |
| fMAX (MHz) |
33 |
66 |
| 外部ピン |
50 |
50 |
1構成は表示されたデバイス用です。他のデバイスの使用をご希望でしたら弊社販売代理店へご連絡ください。
2 ラティスispLEVER6.1 SP2ソフトウェアでの性能と利用結果です。このIPをラティスECP/ECファミリ内で異なる集積度、スピード及びグレードで使用した時、性能は変る場合があります。ラティスECP/ECの産業グレードはPCIマスタ/ターゲット・コアによってサポートはされていません。
ラティスECP2の結果1
| 構成 |
IPexpress User-Configurable |
IPexpress User-Configurable |
| タイプ |
マスター/ターゲット |
マスター/ターゲット |
| デバイス |
LFE2-50E-5F672C2 |
LFEC20E-5F672C2 |
| PCI幅 |
32-bit |
32-bit |
| ローカルバス幅 |
32-bit |
32-bit |
| SLICE数 |
654 |
1027 |
| LUT数 |
962 |
1525 |
| レジスター |
591 |
612 |
| sysMEM EBR数 |
0 |
0 |
| fMAX (MHz) |
33 |
66 |
| 外部ピン |
50 |
50 |
1構成は表示されたデバイス用です。他のデバイスの使用をご希望でしたら弊社販売代理店へご連絡ください。
2 ラティスispLEVER6.1 SP2ソフトウェアでの性能と利用結果です。このIPをラティスECP2ファミリ内で異なる集積度、スピード及びグレードで使用した時、性能は変る場合があります。ラティスECP2の産業グレードはPCIマスタ/ターゲット・コアによってサポートはされていません。
ラティスECP2Mの結果1
| 構成 |
IPexpress User-Configurable |
IPexpress User-Configurable |
| タイプ |
マスター/ターゲット |
マスター/ターゲット |
| デバイス |
LFE2-35E-6F672C2 |
LFE2-35E-6F672C2 |
| PCI幅 |
32-bit |
32-bit |
| ローカルバス幅 |
32-bit |
32-bit |
| SLICE数 |
654 |
1027 |
| LUT数 |
962 |
1525 |
| レジスター |
591 |
612 |
| sysMEM EBR数 |
0 |
0 |
| fMAX (MHz) |
33 |
66 |
| 外部ピン |
50 |
50 |
1構成は表示されたデバイス用です。他のデバイスの使用をご希望でしたら弊社販売代理店へご連絡ください。
2 ラティスispLEVER6.1 SP2ソフトウェアでの性能と利用結果です。このIPをラティスECP2Mファミリ内で異なる集積度、スピード及びグレードで使用した時、性能は変る場合があります。ラティスECP2Mの産業グレードはPCIマスタ/ターゲット・コアによってサポートはされていません。
MachXOの結果1
| 構成 |
IPexpress User-Configurable |
| タイプ |
マスター/ターゲット |
| デバイス |
LCMXO2280C-5FT324C2 |
| PCI幅 |
32-bit |
| ローカルバス幅 |
32-bit |
| SLICE数2 |
763 |
| LUT数 |
967 |
| レジスター |
590 |
| sysMEM EBR数 |
0 |
| fMAX (MHz) |
33 |
| 外部ピン |
50 |
1構成は表示されたデバイス用です。他のデバイスの使用をご希望でしたら弊社販売代理店へご連絡ください。
2 ラティスispLEVER6.1 SP2ソフトウェアでの性能と利用結果です。このIPをMachXOファミリ内で異なる集積度、スピード及びグレードで使用した時、性能は変る場合があります。MachXOの産業グレードはPCIマスタ/ターゲット・コアによってサポートはされていません。
ラティスXP2の結果1
| 構成 |
IPexpress User-Configurable |
IPexpress User-Configurable |
| タイプ |
Master/Target |
Master/Target |
| デバイス |
LFXP2-17E-6F484C2 |
LFXP2-17E-6F484C2 |
| PCI Width |
32-bit |
32-bit |
| Local Bus Width |
32-bit |
32-bit |
| SLICEs |
754 |
992 |
| LUTs |
977 |
1519 |
| レジスター |
590 |
612 |
| sysMEM EBRs |
0 |
0 |
| fMAX (MHz) |
33 |
66 |
| 外部ピン |
50 |
50 |
1 構成は表示されたデバイス用です。他のデバイスの使用をご希望でしたら弊社販売代理店へご連絡ください。
2 ラティスispLEVER7.0ソフトウェアでの性能と利用結果です。このIPをラティスXP2ファミリ内で異なる集積度、スピード及びグレードで使用した時、性能は変る場合があります。XP2の産業グレードはPCIマスタ/ターゲット・コアによってサポートはされていません。
注文情報
パートナンバ
ラティスSC (32-bit / 33 MHz PCI bus): PCI-MT32-SC-U5 ラティスSC (32-bit / 66 MHz PCI bus): PCI-MT32-SC-U5 ラティスXP (32-bit / 33 MHz PCI bus): PCI-MT32-XM-U5 ラティスXP (32-bit / 66 MHz PCI bus): PCI-MT32-XM-U5 ラティスECP/EC (32-bit / 33 MHz PCI bus): PCI-MT32-E2-U5 ラティスECP/EC (32-bit / 66 MHz PCI bus): PCI-MT32-E2-U5 ラティスECP2 (32-bit / 33 MHz PCI bus): PCI-MT32-P2-U5 ラティスECP2 (32-bit / 66 MHz PCI bus): PCI-MT32-P2-U5 ラティスECP2M (32-bit / 33 MHz PCI bus): PCI-MT32-PM-U5 ラティスECP2M (32-bit / 66 MHz PCI bus): PCI-MT32-PM-U5 MachXO (32-bit / 33MHz PCI bus): PCI-MT32-XO-U5 ラティスXP2 (32-bit / 33 MHz PCI bus): PCI-MT32-X2-U5 ラティスXP2 (32-bit / 66 MHz PCI bus): PCI-MT32-X2-U5
ORCAとispXPGAデバイス用のPCIコアはラティス本社の構造設計フローによってサポートされています。これらのデバイスを購入するには ラティスの代理店へご連絡ください。.
このIPの完全な評価バージョンをダウンロードするには、Ipexpressメイン・ウィンドウのラティスIPサーバ・タブへ行ってください。ダウンロード可能な全てのispLeverCORE IPモジュールがこのタブ上に表示されます。
32ビットPCIマスタ/ターゲットIPコア購入関するご質問は、ラティスセミコンダクターKKまたは代理店営業 までお問い合わせください。
|