[EN]: は、アメリカのサイトへのジャンプを意味しています。
アカウント・インフォ         see this page in English

EP300: PowerPC バスアービター

Documents & Downloads

PowerPCバスアービターは、PowerPCホストバスに直接接続される複数のバスマスターの仲裁に必要な全機能を備えています。アービターは PowerPCバス・アーキテクチャにより高性能を実現するセパレート・アドレスとデータバス保持をサポートします。セパレート・アドレスバス・グラント信号とデータバス・グラント信号はバス上の各マスターデバイスに用意されます。アービターはアドレスバス保持とデータバス保持を調整するために、精巧なビルトイン・ステートマシンを使用します。どのサイクルにおいても、最大2つまでの同時バスアクセスが許可されます。

PowePCバスアービターは優先順序を交替させるオプションか、あるいは異なるシステム環境用の要求に見合う固定変優先スキームのオプションを備えています。

EP300: PowerPC Bus Arbiter

Implementation Results

以下に典型的な性能と利用結果を示します。

ファミリ デバイス 利用 LUT数 性能
PFU数 Slices パーセント
ispXPGA LFX1200B-4 17   41% 98 108Mhz
EC LFEC20   54 1%   133Mhz

 

Features

  • PowerPC 603、604、740、750及び8260を含むPowerPCTM) 60xバス・プロトコールを完全サポート 
  • 制限なしのスレーブデバイスサポートを備えた最大8個のPowerPCバスマスターをサポート
  • 2つの優れたバスアクセスをサポート
  • アドレスのみのトランスファーとアドレスバス再試行をサポート
  • セパレートバスグラントとデータバス・グラントを備えた個別のアドレスバスとデータバス保持
  • 固定優先指定または優先スキーム代替の選択
  • 様々なシステム環境でのASICまたはプログラマブル・ロジック・デバイス実装用に設計
  • エッジ・トリガー・フリップ・フロップを用いた完全スタティック設計
  • ispXPGA製品ファミリ用に最適化