Lattice Semiconductor Corporation
ホーム > 製品 > IPコアと参照設計 > Eurekaコア > EP100: PowerPC バススレーブ

EP100: PowerPC バススレーブ

Documents & Downloads

PowerPCバススレーブはPowerPCホスト・バス用に設計されたバスインターフェイス・ユニットです。これはどの60x準拠バス・アーキテクチャでも動作するように設計されています。

2つのユーザ・インターフェイスを備え、オンチップあるいはオフチップのユーザロジックとレジスタ用のインターフェイス、そして外部の非同期SRAMと同期BURST SRAM用の直接インターフェイスがあります。

PowerPC スレーブはPowerPCバス上のデバイスやシステム・コントローラと一緒に作動します。スレーブはマップされた特定のアドレス空間に割り当ができます。さらにスレーブ・デバイスへのアクセスは、SRAMインターフェイスあるいはユーザ・インターフェイスバスへのいずれかに割り当てられます。アドレス・マッピング・コントローラはコアへハードワイヤでつなぐか、または動作中にユーザから供給することも出来ます。スレーブは標準のデータトランスファ・サイズと、MPC8260に特定した拡張データトランスファ・サイズの両方をサポートします。

スレーブは2つ迄の顕著な要求で PowerPCバス上のアドレス・パイプラインを操作します。スレーブが最初のデータ伝送要求を処理する間に、CPUは次の要求のアドレス保持を開始できます。アドレスの再試行、個別のアドレス、及びデータバス保持もスレーブでサポートします。スレーブはデータ保持を始める前に、データバス許可とデータバス・ビジイを検出します。

EP100: PowerPC Bus Slave

Implementation Results

以下に典型的な性能と利用結果を示します。

ファミリ デバイス 利用 LUT数 性能
PFU数 Slices パーセント
ispXPGA LFX1200B-4 220   6% 580 72Mhz
EC LFEC20   696 7%   92Mhz

 

Features

  • PowerPC 603、604、740、750及びMPC8260を含むPowerPCTM60xバス・プロトコールを完全サポート。
  • ユーザ・インターフェイス上で、メモリとデバイスへのPowerPCバス・デバイスアクセスを備える。
  • 標準非同期SRAM及び同期BURST SRAMの直接サポート。
  • 従来の非同期SRAMを使用したバースト・アクセスのサポート
  • オンチップ及びオフチップのロジックとレジスタのアクセス用追加バックエンド・インターフェイスバス。
  • バックエンド・インターフェースはユーザデバイスに種々のウエート状態をサポート。
  • MPC8260拡張トランスファ・サイズを含むバースト・アクセのスサポート。
  • 書き込みバッファは、バックエンド・バスインターフェイス用の書き込みポスティングをサポート。
  • 個別のアドレスバス及びデータバス保持を操作。
  • パフォーマンス向上にPowerPCアドレス・パイプラインをサポート。
  • 他の外部デバイスによって生成さるアドレスバス再試行をサポート。
  • バスビジー信号を使用して、認定されたアドレスバスの許可。
  • 様々なシステム環境でのASICまたはプログラマブル・ロジック・デバイス実装用として設計。
  • エッジ・トリガー・フリップ・フロップを用いた完全スタティック設計。
  • ispXPGA製品ファミリ用に最適化。
ご利用条件 | プライバシー・ポリシー | ニュースリリース | 求人情報 | 投資家情報 | お問い合わせ | サイトマップ © Lattice Semiconductor Corporation 2012