ラティスの参照設計について

ラティスのispLeverCORE IPコアを補完するのは、強力で無償の参照設計(Reference Design)で、ラティスのプログラマブル製品に最適化されています。これらのデザインを利用することで、容易に設計を開始し、製品の市場投入への時間を劇的に短縮できます。ラティスの参照設計は標準的な機能以上のものが多く、HDL(VerilogもしくはVHDL)ソースコードをダウンロードして入手可能です。

ラティスのIPコアと参照設計の詳細

ラティス参照設計にはそれぞれウェブページがあり、機能や有効なオプションの概要を説明しています。各デザインのドキュメントに詳細があります。実際のソースコードとドキュメントはウェブページからダウンロードできます。

ラティスにて構成
IPexpressでユーザが構成
スタンダード構成

ラティス参照設計

名 称	機能分類	デバイスファミリ
		ECP3	ECP2M	ECP2	SCM	SC	XO	XP2	XP	ECP/EC	XPGA	FPSC	ORCA4	CPLD
1553エンコーダ/デコーダ	接続性
LatticeECP2/M用7：1 LVDSビデオI/F	プロセッサ/周辺
8b/10bエンコーダ/デコーダ [EN]	通信
CFメモリコントローラ [EN]	プロセッサ/周辺
制御プレーン・シリアルI/F [EN]	接続性
DDR SDRAMコントローラ	プロセッサ/周辺
DUC/DDC	通信, DSP
ECCモジュール [EN]	通信
高速ページモードDRAMコントローラ [EN]	プロセッサ/周辺
HDLCコントローラ	通信
HiGig/HiGig+ to SPI4ブリッジ	通信
シリアルEEPROM用I2Cバスコントローラ [EN]	接続性
WISHBONE I/F対応I2Cバスマスタ [EN]	接続性
I2Cバスマスタ [EN]	接続性
JESD204 ADC	DSP
LatticeMico8マイクロコントローラ	プロセッサ/周辺
LatticeMico8とWISHBONE間のI/Fアダプタ [EN]	プロセッサ/周辺
LMS適応フィルタ	DSP
少ピン数(LPC)バスコントローラ [EN]	プロセッサ/周辺
名 称	機能分類	デバイスファミリ
		ECP3	ECP2M	ECP2	SCM	SC	XO	XP2	XP	ECP/EC	XPGA	FPSC	ORCA4	CPLD
マルチアドレス対応BSCANポート用バッファ(BSCAN-1)	接続性
マルチアドレス対応BSCANポート用リンカ(BSCAN-2)	接続性
PCI-NORフラッシュI/F [EN]	接続性
PCIターゲット 32bit/33MHz	接続性
PCI/WISHBONEブリッジ [EN]	接続性
POS PHYレベル3リンク [EN]	通信
QDR SRAMメモリコントローラ	プロセッサ/周辺
Usercodeリード/ライト [EN]	接続性
RGMII/GMIIブリッジ	通信
アドバンストSDRAMコントローラ [EN]	プロセッサ/周辺
スタンダードSDRAMコントローラ [EN]	プロセッサ/周辺
SPI/WISHBONEコントローラ [EN]	接続性
SONETクロスコネクト用テレコムバス・ブリッジ	通信
UART	通信
WISHBONE互換LCDコントローラ [EN]	プロセッサ/周辺
WISHBONE UART [EN]	プロセッサ/周辺
XAUI/SPI4ブリッジ	通信