|
 ラティスの ispLeverCORE™ IPコアは構成（パラメータ設定）可能なデザインブロックで、良く採用されている業界標準の機能を実装しています。これらIPブロックは容易にデザイナの設計論理と統合してカスタム・ソリューションを完成できます。既にラティスのプログラマブル製品に最適化されているIPコアは、開発製品の市場投入期間を短縮し、また開発効率を最大化する手助けとなります。
ラティスはIPを以下の2種類の形態で提供します
- ソフトIP: IPをFPGAファブリック内のLUTを用いて実装します
- MACO IP: ASIC技法によるMACOと呼ぶIPを用います(LatticeSCMファミリのみ)
Soft IP と MACO IP の比較
| |
ソフト IP コア |
MACO IP コア |
| 対応デバイス |
全てのデバイス |
LatticeSCMのみ |
| 実 装 |
FPGA ファブリック |
MACO ASIC ゲートと
構成のためのラッパ |
| IPexpress による構成 |
Yes |
Yes |
| ライセンス購入前の評価 |
約 4 時間の FPGA 動作 |
FPGA 評価なし;
ライセンス無しでは機能シミュレーションのみ |
| ライセンス |
有償 |
無償 |
 ラティスIPコアの構成
IPexpressによる構成: ほとんどのラティスIPコアはIPexpressを用いることで容易に構成することができます。IPexpressはispLEVERデザイン・ソフトウェアに含まれるソフトウェアツールです。IPexpressを起動すると、利用できるIPコアの一覧が表示されます。IPexpressの "地球" アイコンをクリックすることによって、この一覧に更新や新規追加がないかどうか必ずチェックしてください。これによりラティスのウェブサイトをチェックします。
どのようにIPexpressを用いるかに関する、より詳細な記述に関しては、これらのチュートリアルを参照してください。:
ラティスによる構成: ラティスによる構成：いくつかの、やや古いIPコアはラティスのエンジニアによる構成を必要とします。より詳細については
ここをクリックしてください。
機能評価とライセンス発行
購入前の機能評価
ラティスIPexpressツールを用いて、カスタム構成のIPコア生成し、それらを他のデザインと完全に統合し、そして購入する前にハードウェアでそれらをテストすることもできます。これらのトライアル構成はハードウェアで限られた時間(通常4時間)動作します。その後はデバイスを再コンフィグレーションしなければなりません。MACO IPにはトライアルの時限がありませんが、無償ライセンスです。その他の詳細に関して以下を参照してください
動作確認したものが期待通りである場合、単にIPコアライセンスを購入して時限機能を無効にするだけです。
IPコアの購入とライセンス取得
ラティスIPコアを購入するには、各地区のラティス営業（または代理店営業）に連絡してください。ラティスのIPコアは通常、ラティスIPライセンス契約の記述に基づいて使用することが許諾されています。ラティスIPライセンス契約（License Agreement）を確認するには ここをクリックしてください。
ラティスIPスイート
ラティスIPスイート（Suite）は多くのよく使用されるIPコアのための、もう一つのIPライセンス契約形態です。それぞれのIPスイートはさまざまなラティスのプログラマブル製品で用いることができる複数のIPコアを含んでいます。1年以内であればIPスイートに含まれるIPコアの組み合わせを何度でも用いることができます。1年の有効期限が終わる際、あなたは割引き価格でIPスイート・ライセンスを延長することができます。より詳細については ここをクリックしてください。
MACO IP
 コアはLatticeSCMファミリのデバイスのみで利用できます。デバイスのサイズに依存して、4個～12個のMACO (Masked Array for Cost Optimization)IPベースのオンチップ・ストラクチャードASICブロックの島を含んでいます。 選んだMACOのIP機能に対してチップ面積、消費電力、および動作速度の点で優位性を提供することを可能にします。それぞれのMACOコアは、ASICロジックの周りにその構成を可能にするために構造化されたソフトロジックのラッパーを含んでいます。
MACO IPの無償ライセンスを取得するためには、お近くのラティス営業 にご連絡ください。
|
アカウント・インフォ
