|
ラティスセミコンダクターは業界最速の高速シリアル・バックプレーン・データ伝送用デバイスを開発しました。ORCA ORT82G5は8チャンネルのバックプレーン・トランシーバを有し、個々が600Mbits/sから3.7Gbits/sの帯域で動作し、組み込みのクロック・データ・リカバリー(CDR)付のフルデュプレックス非同期インターフェース、400Kシステム・ゲートのFPGAを備えています。
ORT42G5は4チャンネルのバックプレーン・トランシーバを備え、個々は600Mbits/sから3.7Gbits/sで動作し、400Kシステム・ゲートのFPGAで構成されています。
ORT42G5とORT82G5 FPSCは、ボード上もしくはバックプレーン上でデバイス間のクロックを伴わない高速インターフェースを提供します。ORT82G5/42G5のビルトイン・クロック・リカバリーはより高いシステム性能を備え、複数ボードのシステムにおけるクロックドメインの設計を容易にし、パックプレーン上の信号線数を削減します。
ORT82G5/42G5製品
| デバイス |
ORT82G5 |
ORT42G5 |
| FPGA 使用可能ゲート数 |
333-643K |
333-643K |
| PFU数 |
1,296 |
1,296 |
| LUT数 |
10,368 |
10,368 |
| レジスター数 |
12,780 |
12,780 |
| PFU RAMビット数 |
277K |
277K |
| PFU RAMビット数 |
111K |
111K |
| FPGAユーザI/O数 |
372 |
204 |
| パッケージ |
680PBGAM |
484PBGAM |
| I/O 互換性 |
1.5/1.8/2.5/3.3V |
1.5/1.8/2.5/3.3V |
| SERDES チャンネル数 |
8 |
4 |
| チャンネル毎のデータ・レート |
3.7Gbps |
3.7 Gbps |
 注意:ORT42G5はクアッドSERDESチャンネル1系統を備えています。
特 長
- 0.6Gbits/sから3.7Gbits/sのプログラム可能なシリアル・データ・レートの高速SERDES
- 受信チャンネル毎の非同期操作(チャンネル毎に別々なPLL)
- プロテクション付きスイッチ構造体向け10Gbits/sバックプレーン・インターフェースを備える
いくつかのIP機能には次の特長があります:
- プログラマブル・ロジックは未標準化の多用なインターフェース機能を担います。
- 10Gbits/s SONET/SDH、OTNシステムと若干の10Gbits/sイーサネット・システム用POS-PHYインターフェース
- 10/100Mbits/s, 1Gbits/s及び10Gbits/s用イーサネットMAC機能
-
組み込みASICコアにおけるファイバチャンネルFC-PH仕様のFC-0とFC-1のレイヤーを備え、以下を含む:
- xx8b/10bエンコーダ/デコーダ
- xxシンクロナイゼーション・ステート・マシーンのリンク(ANSI X3.230-1994, Clause12と)
- 単一デバイスで1G, もしくは2Gのファイバ・チャンネルが実現でき、シームレスのアップグレードパスが可能。
- チップ間のコミュニケーションに最適
- 6インチのFR-4バックプレーン及び24インチの同軸ケーブルで1012以下のビット・エラー・レート
- ラティスの優位性
- プログラマブルSERDESベンダー間で最小電力 - プリエンファシスと8b/10bを含みチャンネル毎に3.125Gbpsで225mW
ラティスの優位性:
- プログラマブルSERDESベンダー間で最小電力 - プリエンファシスと8b/10bを含みチャンネル毎に3.125Gbpsで225mW
ORT82G5 評価ボード
ORT82G5高速SERDESブリーフケース・ボードはユーザが徹底的にORT82G5デバイスの性能評価や、設計開発のお手伝いが出来るように様々な特長を備えています。このボードは多数のI/Oコネクション、高速信号用SMAコネクタ、オンボード・クロック(外部クロック供給可能)、オンボード電源管理等を備えています。
ORT82G5高速SERDESブリーフケース・ボード [EN] のページはこちらをご覧ください。.
ORT42G5評価ボード
ラティスORT42G5評価ボードは、ORT42G5デバイス用の評価/開発プラットフォームを提供します。この多目的ボードには、ORT42G5デバイスの評価や、開発プロセスのお手伝いが可能な機能を備えています
ORT42G5評価ボード [EN] のページはこちらをご覧下さい.
|
|