[EN]: は、アメリカのサイトへのジャンプを意味しています。
アカウント・インフォ         see this page in English

ORSPI4

In Detail
Documents & Downloads
See Also

ORSPI4: SPI4.2コア、3.7Gbps SERDES, 高速メモリ･コントローラ搭載の FPGA

  • 業界最少電力かつプログラム可能なSPI4.2ソリューション!
  • 100万ゲート超のIP をASICコアに搭載し性能と効率を強化
  • 業界ベストのSERDES

ラティスセミコンダクターから次世代FPSC, ORCAⓇ ORSPI4の登場です。ORSPI4は、高速データ伝送用途に高速で柔軟なソリューションを提供します。システム･オン･チップ（SoC）アーキテクチャのシリーズ4を基に、ORSPI4はOIF準拠の2つのシステム･パケット･インターフェース、レベル4、フェーズ２(SPI4.2)インターフェース･ブロック、 高速メモリ･コントローラ, 4チャンネルの8b/10bエンコード／デコード付き600Mbits/s ～3.7Gbits/sのSERDES、そして16K超のプログラム可能なロジック･エレメントをシングルチップに搭載しました。プログラム可能なロジック･エレメントはボード上の他のデバイスとのインターフェース機能(CSIX, PL3 UT3等)の実装に使用できます。当SPI4.2コアは900Mbps動作で2W以下の消費です。これはFPGAで実装される競合ソリューションの電源消費の1/5以下です。

組み込みSPI4.2ブロックは、OIF-SPI4-02.0仕様に適合したデュアル10Gbits/s Physical-to-Linkレイヤー･インターフェースを備えています。独立したメモリ･コントローラ･ブロックをFPGAロジックと外付けメモリ間のデータ･バッファリングのために組み込みました。この%link,01-02-00-03,高速メモリ･コントローラ%) は20Gbits/s以上の処理能力があります。高速SERDESブロックは、最高3.7Gbits/sで動作するシリアル･リンクをサポートします。(8b/10bエンコード／デコード時2.96Gbits/sデータ･レート)　SERDESブロックは、ビルト‐インのRX Clock、データ･リカバリー（CDR）とトランスミッター･プリエンファシスを備えた4つのフル･デュプレックス非同期インターフェースを提供します。SERDESブロックはラティスのORT82G5デバイスと同一で組み込まれた8b/10bエンコード／デコードを備え、10Gbits/sイーサネットとファイバー･チャンネル両方用のリンク･ステート･マシーンを備えています。

 

ORSPI 4 block diagram

 

特　長

SPI4.2 の特長

  • OIF-SPI4-02.0適合インターフェース
  • 最高450MHz DDR(900Mbps)のバンド幅を持つダイナミック･タイミング受信インターフェース
  • 最高350MHz DDR(700Mbps)のスピードを持つスタティック･タイミング受信インターフェース
  • 最高450MHz DDR(900Mbps)のスピードの送信インターフェース
  • 組み込みカレンダー･ベースのシーケンス･ポートポーリング･メカニズムと、バンド幅割り当て機能付き256ロジカル･ポート；新しいカレンダーへスムーズな移行のためのシャドー･カレンダー･サポート
  • FPGAロジックに対するシンプルFIFOインターフェースとビルト‐イン･クロック･ドメイン転送で設計が容易
  • OIF-SPI4-02.0標準で推奨される構成オプションで、最大バースト･サイズ、カレンダー長、メイン・シャドウカレンダー（それぞれに1K深度）、トレーニング･シーケンス長等のパラメータを設定
  • システムもしくはチップ･レベルのデバッグを可能とするループバック･モード
  • 450MHz DDR(900Mbits/sec)の最高速度でもSPI4.2インターフェースの電源消費は2W以下。10W超の電源を消費するソフトIPとFPGAソリューションより大幅に効率的
  • ORSPI4パートナー(NPU及びフレーマー･ベンダー)とで整合性シミュレーションを実施済み

 

組み込みコアのその他の特長

  • 4本の600Mbits/s～3.7Gbps SERDESは、IEEE802.3aeXAUI (リンク･ステート･マシーン及び組み込みアラインメントFIFO)と、ANSI X3.230:1994 1G/2G FC準拠 (リンク･ステート･マシーン及び組み込みアラインメントFIFO)をサポート
  • 実証済みの性能(ORT82G5 FPSC搭載のSERDESと同一)
  • 対FPGA用シンプルFIFOインターフェースを備えた20Gbps超バンド幅の QDRIIメモリインターフェース 。メモリ･サプライヤ複数社で実証済みパフォーマンス。

アプリケーション例

ORSPI FPSCは、PL-3経由の2.5Gbストリームを10Gbストリームへアグリゲーションして、10Gbネットワーク･プロセッサやスイッチ･ファブリックで処理をするのに理想的です。ソフトPL-3IPコアはORSPI4のFPGAに備え、SPI4.2コアはASICロジックに実装されています。この実装はSPI4.2IPコアを実装するFPGAより容易な設計でかつ低い電力消費を実現します。

ORSPI 4 application example block diagram

ORSPI4 評価ボード

ラティスのORSPI4評価ボードは、ORSPI4デバイス用の評価/開発プラットフォームを提供します。この全機能を搭載したボードは、ユーザがORSPI4デバイスの性能と特長を評価するのに必要なすべての機能を備えています。またユーザの開発プロセスでの一助となります。

ORSPI4評価ボード [EN] のページはこちらをご覧下さい.