ラティスのFPSC

ラティス・セミコンダクターはASIC組み込みコアと FPGA ゲートを同じシリコン・ダイ上に置くアプローチを開拓しました。ラティスはこれをFPSC(Field Programmable System Chip)と呼んでいます。ASICと較べて組み込まれたFPGAゲートで、FPSCは幅広い使用方法があります。組み込みコアは業界標準のIP(Intellectual Property)　－　バス・インターフェース、高速ライン・インターフェースと 高速トランシーバ ・コアを備えています。これらの組み込みコアが数百～数千のプログラマブル・ゲートと結びついた時、様々な高度システム設計に使用可能となります。

FPSC製品セレクタ・ガイド

	FPGA Technology	PFUs	FPGA System Gates (K)1	Embedded RAM bits (K)	Max User I/O	SERDES	User PLLs
ORSPI4	ORCA シリーズ 4	2024	471-899	148	498		4
組み込みコア機能: PIF-SPI4-02.0に準拠した10 Gbits/sインターフェース：4つのチャンネルを含むバックプレーン・トランシーバ、それぞれ最高3.7Gbits/sまでのオペレーション：高速メモリ・コントローラ
ORLI10G	ORCA シリーズ 4	1296	333-643	111	316	-	4
組み込みコア機能: OIF標準(OIF99.102.5)に準拠したXSPI 10Gbits/s送信と10 Gbits/s受信ライン・インターフェース
ORT82G5/42G5	ORCA シリーズ 4	1296	333-643	111	372/204		4
組み込みコア機能: ビルト-インCDR(Clock and Data Recovery)を備えた非同期フル-デュプレックスの8本(ORT82G5)もしくは4本(ORT42G5)のチャンネルのバックプレーン・トランシーバ。最高3.7Gbits/sまでのオペレーション
ORT8850L	ORCA シリーズ 4	624	201-397	74	278		4
組み込みコア機能: ビルト-インCDR(Clock and Data Recovery)を備えた最高850Mbits/s(全8チャンネル使用時6.8Gbits/s)のフル-デュプレックス非同期で動作する8チャンネルバックプレーン・トランシーバ
ORT8850H	ORCA シリーズ 4	2024	471-899	148	297		4
組み込みコア機能: ビルト-インCDR(Clock and Data Recovery)を備えた最高850Mbits/s(全8チャンネル使用時6.8Gbits/s)のフル-デュプレックス非同期動作の、8チャンネルのバックプレーン・トランシーバ
ORSO82G5/42G5	ORCA シリーズ 4	1296	333-643	111	372/204		4
組み込みコア機能: ビルト-インCDR(Clock and Data Recovery)を備えたフル-デュプレックス非同期の最高2.7Gbits/sで動作する8(ORSO82G5)もしくは4(ORSO42G5)チャンネルのSONETバックプレーン・トランシーバ

¹FPGA システム・ゲートは以下の様に定義します。:

• 組み込みコア、組み込みシステム・バス、FPGAインターフェース及びMPIはFPGAシステム・ゲート数に含みません。
• システム・ゲートの大きさは以下の条件によります:
• 最小システム・ゲートは、100％のPFUがロジックだけに使用され（PFU RAMはなし）、40％のEBR使用と2基のPLLが使用の時。
• 最大システム・ゲートは、80％のPFUがロジックとして使用され、残り20％はPFU RAMに使用し、80％のEBRが使用され、6基のPLLが使用の時