低コスト不揮発性アプリケーションのために最適化されたFPGAアーキテクチャ

ラティスXP2 FPGAは、オン-チップFLASHメモリをflexiFLASHと呼ぶユニークなアーキテクチャでSRAM構成と組み合わせています。これは最適化された低コストアーキテクチャへ適用され、高性能sysMEM組込みRAMブロック、分散メモリ、sysCLOCK PLL、DDRメモリインターフェース、sysIOバッファなどを備えます。

この図に示されていない特長

• 8個のグローバル・クロック・ネット
• 8個のリージョナル・クロック
• サイド毎に2個のエッジ・クロック