|
PCIとその派生規格(PPCI-X, PCI Express)は科学技術分野(PC、電話、データ通信、軍用、車載用途／産業や民生用途)で最も広く採用されているバス・インターフェースです。家庭や産業界のあらゆるところに既存のPCIスロットが何百万とあります。これら全てのスロットはPCI Expressを用いてより高いバンド幅のデータ転送へと緩やかにアップグレードされつつあります。
PCI Expressファブリックはコンポーネントセットを接続するポイント間リンクから成り立ち、ルートコンプレックス（RC）、マルチプル・エンドポイント(I/Oデバイス)、スイッチ及びPCI Express - PCIブリッジがすべてPCI Expressリックを介して接続されます。それぞれのトポロジのコンポーネントはシングル・フラット・アドレス空間に割り当てられ、PCI同様のロード/ストアのアクセス方法でアクセスが可能です。
ラティスのPCI Expressの実装は、エンドポイント・デバイス用途です。ラティス・ソリューションは、PCI-SIG PCI Expressベース仕様Rev 1.0a準拠で設計されエンドポイント・デバイスに適しています。ラティスSCM PCI Expressソリューションは業界初の組込み型ASICベースのプログラマブルPCI Expressソリューションです。ラティスはお客様に完全なx4 PCI Expressエンドポイントに最小かつ最少消費電力のFPGAベースの実装を提供します。
ラティスSCM PCI Expressソリューションの要点：
- ラティスSCMデバイス内部でサポート
- x1とx4 PCI Expressエンドポイントをサポート
- PCI Express PHY層の大部分はPCSブロック（スクランブラ/デスクランブラ、マルチ・チャンネル・アラインメント、クロック耐性補正）に組み込まれています。
- リンク・トレーニング、ステータス・ステート・マシーン、リンク幅、レーン・ネゴシエーション・ステート・マシーンはラティスSCM25用ではソフトIPとして含まれ、SCM15, SCM40, SCM80とSCM115デバイスにはMACOTMブロックとして組み込まれています。
- データ・リンク層とPCI Expressフレーミングは flexiMAC™ MACO [EN]に実装済み
- トランザクション層はソフトIPとして実装済み
- 業界最小サイズ（FPGAリソース）のPCI Expressソリューション
- ラティスSCM15-256ピンfpBGAはFPGAベースのPCIeソリューションでは最小実装面積(17x17mm)を提供（競合より40％小さい）
- 低消費電力PCI Expressソリューション
- PCI ExpressコアはIPエクスプレスを介して構成可能。設計者はPCIe IPコアの構成、ネット・リスト生成及びシミュレーション・ファイルの生成、購入前にハードウェアでコアの評価が可能
- ラティスSCMx1とx4 PCI Expressソリューションはv1.0a PCI-SIG準拠ワークショップ・テストに合格し、PCI-SIGのウェブ・サイト：http://www.pcisig.com/developers/compliance_program/integrators_list/pcie でPCI-SIG PCI Express製造者リストに記載されています。
 LatticeSCM PCI Express Stack Diagram
物理層：
- 2.5Gbps CML電気インターフェース
- 業界をリードするラティスSCMシリアライゼーションとデシリアライゼーション(SERDES)ブロック
- 8b/10bシンボル・エンコーディング/デコーディング
- シンボル・アラインメントのためのリンク・ステート・マシーン
- クロック耐性補正は+/-300ppmをサポート
- レーンへのフレーミング及びシンボルのアプリケーション
- データのスクランブリング／ディスクランブリング
- レーン間のデスキュー
-
MACOブロックとして実装（SCM25デバイス用ソフトIP）されているリンク・トレーニングとステータス・ステート・マシーン(LTSSM)
- 電気的アイドル生成
- 受信検出
- TS1/TS2生成/検出
- レーン極性反転
- リンク幅ネゴシエーション
- 定義されたステートへジャンプする上位層制御
データ・リンク層：
- データ・リンク制御とマネジメント・ステート・マシーン
- フロー制御初期化
- Ack/Nak DLLP生成/終端
- シンプル・ユーザ・インターフェースを介して電源管理DLLP生成/終端
- LCRC生成/チェック
- シーケンス番号の付与/チェック/除去
- 再試行バッファと再試行マネジメント
トランザクション層：
- 全てのタイプのTLP(メモリ、I/O、構成及びメッセージ)をサポート
- 容易に電源メッセージを送る電源管理ユーザ・インターフェース
- 1-8チャンネル（チャンネル毎に個別のユーザ・ポート）のバーチャル・チャンネル・サポート
- VC毎に個別のクレジット・インターフェース付きフロー制御を実施
- オプションのECRC生成/検査
- 1k, 2k 及び4kの最大ペイロード・サイズ
構成スペース・サポート：
- PCI互換タイプ0構成スペース・レジスタ(0x0-0x3c)を実装
- PCI Express機能構造レジスタを実装
- バーチャル・チャンネル・サポートのための拡大機能レジスタを実装
- 他の構成リクエストはユーザによって制御可能
トップ・レベルIPサポート：
- 250MHzリファレンス・クロック入力
- x1とx4用の125MHz 64ビット・データ・パス・ユーザ・インターフェース
- 伝送時、ユーザはECRC及びシーケンス・ナンバーなしでTLPを作成
- PH, PD, NPH, NPD, CPLH, CPLDのクレジット・タイプや送受信のためのクレジット・インターフェース
- アップストリーム/ダウンストリーム、エンドポイント、スイッチあるいはルート・コンプレックス・トポロジー
- ポート経由LTSSMの上位層制御
- ポート経由で選択構成スペース・インフォメーションへのアクセス
- 全てのラティスSCMスピード・グレードでサポート
PCI Express評価ボード
2種類のラティスSCM評価ボードがPCI Express評価に利用できます。一つはx1 のPCI Expressコネクタ(x1 PCI Express評価用)を備え、もう一つはx8のPCI Expressコネクタ(x1, x4とx8 PCI Express評価用)を備えています。
PCI Expressデモ・パッケージ
ラティスSCM用のラティスPCI Expressソリューションは完全なデモ・パッケージです。ラティスSCM PCI Expressソリューション用のデモ・パッケージは次のものを含みます：
|
|
アカウント・インフォ
