低速CDRサポート

The low-speed CDR block diagram

ラティスSC LSCDR（低速のクロック・データ・リカバリ）MACOコアは、低速シリアル通信システム用に設計された完全な組込みの低消費電力CDRブロックです。CDRはデジタル・ベース・バンド回路で、復調したバイナリ信号を後処理して、最適状態でサンプルされたデータビットの連なりと、入力データと同期したクロック信号を再生します。100～500 Mbpsのシリアル入力データ速度から、タイミング情報とデータを抽出します。クロック送出の仕組みでのノイズが混入しやすいポイントを削減した設計で、ボード・レベルの干渉を低減し、最適ジッタ性能を確実なものとしています。

低速CDR MACOのハイライト：

• 100Mbps - 500Mbpsの速度域でのデータ伝送が可能
• ジッタ耐性最大0.850を実現
• 追加ロジック不要（FIFO組込み済み）
• 最大18データ・チャンネルの処理が可能
• 最大18データ・チャンネルの処理が可能
• 同期モードをパラレル・インターフェースに含む－このモードは追加の36ビットAIL同様 のチャンネルを備える
• CDRにとって厳しい信号パターンもサポート
• 単一端子にて複数の速度レートをサポート可能とするSERDESバイパス信号と接続

詳細はこちらをご覧下さい：

• ラティスSC MACOコア LSCDR1x18低速クロック・データ・リカバリ・ユーザ・ガイド