LatticeECP4ファミリ ～ プレミアム・コミュニケーション・エンジンと強力なDSPブロックを持つ低コスト・低消費電力FPGA

新しいLatticeECP4ファミリはプレミアム・コミュニケーション・エンジンと強力なDSPブロックを持つ、第四世代の高信頼性で低コスト・低消費電力のFPGAです。コストと消費電力要件の厳しい有線・無線通信やビデオ、産業、およびコンピュータ関連アプリケーションに、革新的なLatticeECP4 FPGAファミリは理想的です。この新FPGAファミリは高速データ通信用の多能な6G SERDES、効率的なプロトコル処理のためのハードマクロ化MACOコミュニケーション・エンジン、無線通信やビデオ用途などでの4倍強力になったDSPブロック、1066Mbps DDR3メモリインターフェイス、大規模オンチップ・ブロックメモリ、および最大250K LUTを集積しています。

ビデオ

製品概要のビデオ

高性能イノベーション

高信頼性6G SERDES

LatticeECP4 FPGAは各規格準拠の6 Gbps SERDESを最大16チャンネル装備しており、チップ間接続か長距離バックプレーン伝送かの用途によって、LatticeECP4 FPGA採用時の選択肢として、低コストワイヤボンドおよび高性能フリップチップ・パッケージを用意しています。構成可能なSERDESチャネルは、動作速度を155Mbpsから6.375Gbpsまでサポートし、10GbE（ギガビット・イーサネット）と1GbE、SGMII、XAUI、RXAUI、PCI Express 2.1、SRIO 2.1、およびCPRIなど、多くの有線・無線通信、およびシステム設計プロトコルに好適です。LatticeECP4の低消費電力SERDESに関する詳細情報は、こちらをクリックしてください。

10倍効率の良いMACOコミュニケーション・エンジン

強力なMACOコミュニケーション・エンジンはハードマクロ化IPブロックであり、FPGAファブリックに一般的な通信プロトコルの同等機能を実装した場合に比較して、デバイスリソースと消費電力はわずかその10%しか必要としません。LatticeECP4コミュニケーション・エンジンのポートフォリオには、PCI Express 2.1ソリューション、Serial Rapid I/O（SRIO）2.1と共に、複数チャネルの10GbE MACとトライレート（3速）イーサネットMACが含まれます。LatticeECP4 FPGAは、効率的なコミュニケーションのために業界で最もロジック規模の大きいハードIPブロックを含んでいます。競合他社のミッドレンジFPGAがPCI ExpressやわずかのイーサネットMAC IPしか持っていないのに比較して、LatticeECP4 FPGAはファミリで最大16個のコミュニケーション・エンジンを集積しています。MACOコミュニケーション・エンジンに関するより詳細情報については、こちらをクリックしてください。

7倍強力なDSPブロック

LatticeECP4ファミリは、競合FPGAの性能の7倍強力な、ユニークで革新的なDSP（デジタル信号処理）ブロックを搭載しています。独自の革新技術が、複雑なマルチアンテナ（4x4 MIMO 40MHz）無線システムや高性能画像処理アルゴリズムを、低コストかつ低消費電力プラットホームに実装する強力な支援となります。フル機能のLatticeECP4 DSPブロックは18x18bの乗算器、ALU、語長の広いアダーツリー、および従属接続性のためのキャリーチェインを持っています。そのうえ、複雑なフィルタを構築するために最大576個の乗算器を従属接続することができます。LatticeECP4 FPGAの強力なDSPテクノロジに関する詳細な情報は、こちらをクリックしてください。

組み込みCDRを持つ高速I/O

LatticeECP4 FPGAは従来に比較して50%高速の差動システムI/O（GIGA sysIO）を持っています。GIGA sysIOは最大速度1.25Gbpsまで動作します。多チャネルのギガビット・イーサネットとSGMIIのシリアル・インターフェイスを実装する場合に、GIGA sysIOを組み込みCDR（クロックデータ再生）回路と共に用いることができます。GIGA sysIO CDRにより、それ以外の高速アプリケーションのために6G SERDESを残しておくことができます。低コスト・高性能の1066Mbps DDR3メモリインターフェイスはシステムコストを低減します。LatticeECP4 FPGAの高速I/O機能に関するより詳細情報については、こちらをクリックしてください。

主要な機能

LatticeECP4 FPGAのユニークな革新技術に関する詳細情報に関しては、ホワイトペーパ LatticeECP4 FPGAアーキテクチャ概要をダウンロードしてご参照ください。

ターゲット・アプリケーション

次世代FPGAのLatticeECP4は高速データ・インターフェイスとハードマクロ化コミュニケーション・エンジン、および強力なDSPブロックを持ち、広範囲の有線・無線通信、およびビデオ処理アプリケーションのために最適化されました。以下にこれらのアプリケーションのためのLatticeECP4 FPGAのユニークな機能について記述します。

無線通信アクセス

LatticeECP4 FPGAには、マルチモードRRH（Remote Radio Head）と4G携帯電話基地局の設計に応える、多くのユニークな機能があります。7倍強力なDSPブロックは、複数アンテナの信号線形化を容易にします。LatticeECP4は、無線通信アプリケーションに低遅延偏差CPRIとSRIO 2.1インターフェイスを提供する、唯一のFPGAです。SRIO 2.1インターフェイスは、10倍効率的なMACOコミュニケーション・エンジンとして実装されます。

有線通信アクセス

MACOコミュニケーション・エンジンと高品質SERDES、および組み込みCDR回路を持つGIGA sysIOよりなる広いポートフォリオは、最先端の無線バックホール、有線アクセス、IPスイッチ、ルータ、ストレージ、およびコンピューティングなどのシステムを構築するにあたり、LatticeECP4を理想的なプラットホームにします。LatticeECP4 FPGAには、GIGA sysIOピンを用いることでGbEとSGMIIインターフェイスを実装することができる組み込みCDR回路が、最大40系統まで搭載されています。ポート数の多い通信プラットホームを構築するために、この組み込みCDRとGIGA sysIOを用いることができます。

最先端ビデオ

LatticeECP4 FPGAには、主流の画像伝送やコーデック、画像解析、およびその他処理アプリケーションのための最適なリソースが、組み合わせてあります。低ジッタ6Gbps SERDESと内蔵MACOコミュニケーション・エンジンは、長距離にわたる画像データ伝送の忠実な受信を可能にします。強力なDSPブロックは、複雑なビデオ処理アルゴリズムのコスト効率良い実装につながります。高速DDR3メモリインターフェイスと差動I/Oインターフェイスは、複数ビデオチャネルの同時処理を可能にします。LatticeECP4 FPGAにおけるこれらの組み込みビルディング・ブロックにより、産業用ビデオカメラや監視用カメラ、放送、ディスプレイ、医療用画像処理、および車載用エンターテインメント・システムなどを迅速に設計することが可能になります。

ファミリ一覧表