最も少ない消費電力で、SERDES搭載のFPGA

消費電力は今日の市場では重要な問題です。より少ない消費電力での動作は、設計者が総合コストを削減しや設計の複雑さを緩和しながらも、熱的な、また信頼性という要件を満足することの手助けとなります。

LatticeECP3は価値ベースのLatticeECP FPGAシリーズの第三世代です。それは全世代ファミリの機能を新しいレベルに押し上げ、また拡張された機能を競合デバイスに比して大幅に少ない消費電力とコストで設計者に提供します。低消費電力の利点は、ソフトウェアの消費電力最適化技法と共に、様々なプロセス的、またアーキテクチャ的な機能拡張を用いることによって達成されました。

• ローパワー65nmプロセスでファブリックは4入力ルックアップテーブル(LUT)ベース
• 競合に比較し最大80%少ないスタティック電力、および50%少ない総合消費電力
• SERDESは3.2Gbpsでチャネルあたり100mW以下の消費電力
  

LatticeECP3対競合FPGAのスタティック(ブランク時)消費電力

図1^#: LatticeECP3対競合FPGAのブランク時消費電力

LatticeECP3は約100K LUT品で競合より72%から85%少ない(競合の15%から28%)のスタティック電力です

LatticeECP3対競合FPGAの全消費電力

図2^#: LatticeECP3対競合FPGAの全消費電力

LatticeECP3は約100K LUT品で競合より45%から75%少ない (競合の25%から55%)の総合電力です。

^#測定方法と測定値に関する追加情報については以下を参照してください。

• ホワイトペーパー；FPGA設計における消費電力の考察 (LatticeECP3)
• ホワイトペーパー； 設計例のソースコード

消費電力見積もりと解析ツール

ラティスはFPGAデザインツール ispLEVERパワーカリキュレータ を提供し、デザイナがさまざまな動作環境での消費電力をモデル化する手助けします。パワーカリキュレータは表計算形式の分析ツールで、選択したデバイスやパッケージ、および動作条件とリソース使用率に基づいて、デザイナが消費電力を計算できます。