広範なI/Oインターフェイス対応

In Detail

Documents & Downloads

柔軟なsysIOバッファ

LatticeECP3 sysIOTMバッファは先進のシステムI/O規格を用いて他のデバイスに容易にインターフェイスする能力をデザイナに与えます。sysIOインターフェイスは複数のプログラマブルI/Oセル(PIC)ブロックを含みます。

広範なタイプのIO規格
- LVDS
- LVCMOS, LVTTL, LVPECL
- HSTL, SSTL Class I & II
- PCI
外部メモリ・インターフェイス
- DDR, DDR2, DDR3
- QDR I/II
- RLDRAM I/II

高速ソースシンクロナス・インターフェイス
- 7:1 LVDS
- ADC/DAC
デバイス当たり汎用 I/Oバンクは6つ
- 同一バンク内に複数の互換I/O規格
オンチップ終端
プログラマブル・スルーレート

LatticeECP3 I/Oセル・ブロック図

ECP3 - I/O Cell Block Diagram

ソースシンクロナス・インターフェイス

低コストDDR1/2/3 SDRAMメモリを用いる必要性、高速ADC/DACにインターフェイスする、或いはその他の通信規格とインターフェイスする必要性など、デザイナは多くの要因によって従来にも増してソースシンクロナス・インターフェイスを用いています。LatticeECP3デバイスのI/Oセルはこれらソースシンクロナス・インターフェイスの容易な実装を可能にする多くの組み込みエレメントを含んでいます。