[EN]: は、アメリカのサイトへのジャンプを意味しています。
アカウント・インフォ         see this page in Englishsee this page in Korean

LatticeECP3 ファミリ ～ 最少の消費電力、最高の価値、イノベーション、量産供給中

In Detail
Documents & Downloads
See Also

 ECP3

LatticeECP3ファミリはラティスセミコンダクターとして第三世代の高価値FPGAで、SERDES搭載 FPGAとしては業界最少の消費電力と低価格で提供します。LatticeECP3 FPGAファミリは複数プロトコル対応でXAUIジッタ規格準拠の3.2Gbps SERDES、DDR3メモリインターフェイス、強力なDSP機能、大規模オンチップメモリ、そして最大149K LUTの論理規模です。それぞれがSERDESを集積した競合他社の FPGAに比べて半分程度の消費電力と価格です。すべてのLatticeECP3ファミリは富士通の先進低消費電力テクノロジで製造されます。

ビデオ

ECP3 Low Power Video Image

低消費電力ビデオ
SMPTE VIdeo Image [EN]

SMPTEビデオ [EN]
ECP3 Video Image CPRI

CPRIビデオ

主要機能

  • 高速組み込みSERDES
    • 最大16チャネル@ 3.2Gbps
    • データレートは250Mbps～3.2Gbps
    • IEEE802.3-2002 XAUIジッタ規格に適合
    • プロトコルとデータレートを混在可能
    • 対応規格はPCI Express、イーサネット (GbE, XAUI, & SGMII)、SMPTE、Serial Rapid I/O、CPRI及びOBSAI
  • 柔軟性の高いsysIO™ バッファ
    • LVCMOS 33/25/18/15/12, PCI, SSTL3/2/18, HSTL15, 及びHSTL18
    • LVDS, Bus-LVDS, MLVDS及びLVPECL
    • 800Mbps DDR3, 1Gbps LVDS
  • 豊富なパッケージとユーザI/O組み合わせの選択肢
    • 最大586のユーザI/Oピン
    • 低コストワイヤボンドfpBGAパッケージ
    • 鉛フリー / RoHS準拠

 

評価ボード

設計開発の迅速化のためにラティスはLatticeECP3デバイス対応の評価ボードを4種類提供します。これらの開発ボードによりLatticeECP3デバイスの機能や長所を実験室環境で評価することができます。

ECP3 - Serial protocol board - DDR3 - 1500 - Thumb [EN]
ECP3 - IO Protocol w/ ADC-DAC Card - 200 [EN]
ECP3 - Video Protocol Board - Thumb [EN]
Tachyssema PF120 HV3 module - thumb [EN]


デモ


デザイン・ソリューション


 

デバイス・セレクションガイド

LatticeECP3セレクションガイド
デバイス ECP3-17 ECP3-35 ECP3-70 ECP3-95 ECP3-150
LUT数 (K) 17 33 67 92 149
EBR SRAM規模 (Kbits) 552 1327 4420 4420 6850
EBR SRAMブロック数 38 72 240 240 372
分散RAM規模 (Kbits) 36 68 145 188 303
18x18乗算器数 24 64 128 128 320
3.2Gbps SERDESチャネル数
 4 4 12 12 16
最大ユーザ I/O 数 222 310 490 490 586
PLL + DLL 数 2+2 4+2 10+2 10+2 10+2
パッケージ SERDESとI/Oの組み合わせ
256-ball ftBGA (17 x 17 mm) 4 / 133 4 / 133      
484-ball fpBGA (23 x 23 mm) 4 / 222 4 / 295 4 / 295 4 / 295  
672-ball fpBGA (27 x 27 mm)   4 / 310 8 / 380 8 / 380 8 / 380
1156-ball fpBGA (35 x 35 mm)     12 / 490 12 / 490 16 / 586