|
無線インフラストラクチャ機器のプラットホームに対して増大する低消費電力かつ低コストという必要性は、部品コストの最少化を達成するためにLatticeECP3 FPGAを理想的な選択にします。 LatticeECP3 FPGAファミリは、より小さくかつクリーンなCPRI実装のためにPCS （物理的コーディング・サブレイヤ)内に低遅延偏差オプションを備える、複数プロトコル対応の3.2G SERDESを提供します。他の機能としてはDDR1/2/3メモリインターフェイス、強力なDSP機能、大規模オンチップメモリ、および最大149KのLUTなどがあり、競合他社のSERDES搭載FPGAに比較して約半分の消費電力と価格です。 |
|
|
この5分間ビデオで以下をご覧頂けます：
次のステップにお進みください：
|
|
