sysDSPブロック

DSPアプリケーション空間は拡大の一途

DSP（デジタル信号処理）のアプリケーションは、ビデオや静止画の利用増加傾向や、ソフトウエア無線機（SDR）などの再構成可能システムの要求増加傾向で、拡大を続けています。これら多くのアプリケーションは、廉価かつ大規模DSP処理を必要とし、高性能、低コストDSPソリューションを要求します。

ラティスECP2/M DSPソリューション

ラティスECP2/M FPGAデバイスは、3～22のsysDSPブロックと低コストFPGAファブリックで構成されています。ラティスECP2/M FPGAファミリのsysDSPブロックは、9、18及び36の3種のデータ・パス幅で、4つの機能をサポートします。個々のsysDSPブロックのリソースは、次の4つのエレメントをサポートするように構成出来ます：

• MULT
• MAC
• MULTADDSUB
• MULTADDSUBSUM

個々のブロックで利用可能なエレメントの数は、3つのオプション； x9, x18及びx36から選択された幅に依存します。これら数多くのエレメントが、高度並列実装のDSPに連結しています。個々のsysDSPブロックは、合計で最高63,000MMACのDSP処理能力となる375MHzのクロック動作が可能です