SERDES

シリアライザ-デシリアライザ

ラティスECP2Mデバイスは業界で一番低コストの組込みSERDESを最高16チャンネルまで搭載しています。SERDESブロックは直列のチップ間と小さいフォーム-ファクタ・バックプレーン・アプリケーションで最初にしようされたパケット・プロトコルをベースとした評判の8b/10bを明確にサポートするため設計されました。それぞれのSERDESチャンネルは、最高3.125Gbpsのデータ率で高速フル-デュプレックス直列データ転送に特化した送受信を含みます。対応するPCS(Physical Coding Sublayer)はベースの同期ステート・マシーン、8b/10bエンコーディング/デコーディングとレート・マッチング回路を含みます。PCSはまたSERDESからFPGAロジックまでのダイレクトな8及び10ビット・インターフェースが可能なバイパス・モードを提供します。コストではFPGAがベースとなるプレミアSERDESが一部で、ECP2MはPCIエクスプレス、イーサネット、直列RapidIOとアプリケーションをベースとしたCPRI/OBSAIに取って代る低コスト実装のみを提供します。

ラティスECP2M SERDESの特長と利点

• 最高16チャンネルのパケットベースのSERDES
  • チャンネル毎に270Mbpsから3.125Gbps 
  • 高RXジッタ許容範囲(2.5Gで0.8UI) 
  • 低TXジッタ(2.5Gで0.24UI) 
  • 低電力（典型的なチャンネル毎に100mW） 
  • SERDESのモードだけがFPGAロジックと相互作用するダイレクトな8/10/16/20ビットが可能
• コスト効果のあるPCS(Physical Codinbg Sublayer)
  • デバイス毎に最高16チャンネルのフル-デュプレックス・データをサポート 
  • 評判のよいパケットベースの標準を指示
  • 一般的な8b/10bエンコーディング/デコーディングを指示
  • ビルト-イン・リンク同期ステート・マシーン、レート・マッチャ-とギガビット・イーサネット・ステート・マシーン
• PCIエクスプレス・ソリューション [EN]
  • SERDESと低コストFPGAファブリックがハードウェアと統合
  • 電機機械的に評価ボードに準拠
  • ラティスはソフトウェア・ドライバとAPIを提供
  • 業界で一番低コストPCIエクスプレス項目のソリューション
• ギガビット・イーサネット・ソリューション
  • 単一チャンネルはFPGAロジック・インターフェースに準拠したGMIIへリンクするIGイーサネットを提供
  • 自動ネゴシエーション・モードのアクセス・クラウス22PHYレジスタ 
  • コンマ・キャラクタ・ワード・アライメント
  • クロック許容範囲補正回路(レート・マッチャー)
  • ラティスがトリプル・スピードMACソフトウェアIPを提供
  • 業界で一番低コストのギガビット・イーサネット・ソリューション

ラティスECP2Mが低コスト直列プロトコル・ソリューションをどのように可能にするか