 |
||
アカウント・インフォ
  
|
|
ispClock5400D評価ボードには、設計者がispClock5406Dインシステム差動クロック分配デバイスを、素早く設定および評価するために必要なものが全て、組み立て済みの回路基板上に用意されています。この評価ボードは、スタンドアロンで使用して5400Dデバイスの性能とインシステム・プログラマビリティを確認することも、LatticeECP3 FPGA評価ボードのコンパニオン・ボードおよびクロック源として使用することもできます。 この4層ボードは、48ピンQFNSパッケージ、ユーザI/OおよびJTAGプログラミング・ケーブルコネクタ用ヘッダをサポートしています。選択した高速I/O信号に対する信号完全性の高いアクセスを提供する、SMAコネクタが取り付けられています。JTAGプログラミング信号は、評価ボードとPCとの間に接続されたispDOWNLOAD® プログラミングケーブルを使用して生成できます。ispPAC-CLK5406Dのユーザプログラム可能な全機能は、ラティスセミコンダクターの PAC-Designer® ソフトウェアを使用して簡単に設定できます。 
製品の内容ispClock5400D 評価ボードパッケージには、次のものが含まれています。
注文品番PACCLK5406D-S-EVN
|
||||||||||||||
