PAC-Designerソフトウェア

PAC-Designerは電源管理とプログラマブル・クロック両デバイスファミリに対応する完全なデザインと検証ソリューションです。これは以下に示すようにAldec社のActive-HDL Lattice Web Edition (LWE) HDLシミュレータを含む、ダウンロード可能なモジュールより構成されています。ispVM Systemと共に用いることで、これらのダウンロード可能なソフトウェア部品は設計の "概念からプログラミングまで" 完全に対応します。

PAC-DesignerはWindows Vista(32ビット)、Windows XP、Windows2000、およびWindows NT4.0の各オペレーティングシステムに対応します。

ソフトウェアは2009年11月9日PAC-Designer 5.2にアップデートされました。

• 機能
• スクリーンショット
• システム最低要件

以下に示すPAC-Designerのダウンロード, インストール, およびライセンス発行方法に従ってください。

PAC-Designerのダウンロード ダウンロード/インストールを始める前に、ラティス・ウェブサイトにログインするか、またはアカウントを要求してください。ラティスセミコンダクター・ウェブサイトからのソフトウェア・ダウンロードには、アカウントが必要です。既にアカウントをお持ちでない場合は、アカウント作成を促されます。 PAC-Designerはモジュール化コンポーネントで構成されています。以下の表を参照して、構築したい設計環境のために適切なモジュールを選択してください。

各PAC-Designerモジュールのインストール ダブルクリックすることで、ダウンロード・ファイルを始めにプライマリモジュールから、インストール手順を開始してください。 以下のステップを実行してPAC-Designerプライマリモジュールをインストールしてください： 自己解凍式実行ファイル(pacd52_install.exe)を実行すると、ユーザが指定したディレクトリに対してPAC-Designerソフトウェアのセットアップとインストールが自動的に始まります(デフォルトディレクトリはc:PAC-Designer52です)。 インストール・セットアッププログラムに促されたら、既存のインストールパスにこれらのファイルを加えるよう選びます。 ソフトウェアを動作させる前にPCを再起動します(autoexec.batファイルやコントロールパネル、或いはシステム環境変数の設定を変えた後には必要です)。 PAC-Designerソフトウェアのインストールはこれで完了です。  オプションのActive-HDLモジュールをインストールするには以下を実行します： 自己解凍式実行ファイル (Active-HDL_<ver>_Lattice_Web_Edition_<date>.exe) を実行すると、ユーザが指定してディレクトリにActive-HDLのセットアップとインストールが自動的に開始されます(デフォルトのディレクトリは c:Active-HDL Lattice Web Editionです)。 これでActive-HDL LWEソフトウェアのインストールは完了です。

Active-HDL Lattice Web Edition (LWE)シミュレータのライセンス発行(オプション) ispLEVER-Starter又はispLEVER-Classicのライセンスを要求します。Active-HDL LWEにはispLEVER-Starter/Classicソフトウェアの有効なライセンスが必要です。ラティスはメールでライセンスファイルを提供します。入手したlicense.datファイルを<install_path>/License/に保存します。ライセンスが入手できるとActive-HDL LWEは動作の準備が完了です。

 機能

• Power Manager IIおよびispClockデバイスの完全に統合されたシミュレーション環境
• 高位論理設計メカニズム
• 操作しやすいGUI

デザインエントリー

• 階層的なデザインエントリー
  • クロック信号仕様を選択するプルダウンメニュー
  • アナログ/デジタル機能ブロックを構成するための簡易なナビゲーションメカニズム
  • 内部接続と回路のパラメータ値を設定するための回路図入力
• 柔軟な電源管理のためのハイレベル設計入力
  • LogiBuilder
• デザインユーティリティ
  • I²Cユーティリティ
  • トリムマージン・ユーティリティ
  • クロック周波数シンセシス
  • グラフィカルなスキュー編集
  • 周波数カリキュレータ

シミュレーション

• サードパーティHDLシミュレータ用にVHDL又はVerilog HDLモデルをエクスポート
• 電源管理スティミュラスをグラフィカルに作成
• 容易な設計検証のためのデジタル波形シミュレーション
• 供給電源レートをシミュレート

プログラミング

• ラティスのispDOWNLOADケーブルを通して設計をシリコンにダウンロードする為にPAC-Designerを用います。

 スクリーンショット

ispPAC - POWR1014/AやispPAC-POWR1220AT8のアナログ/デジタル・インターフェイスを構成する階層的なデザインエントリー	ispClock5410Dデザインエントリー
柔軟な供給電源シーケンサとモニタ機能のためのLogiBuilderスクリーン	周波数シンセサイザ

 システム最低要件

• Pentium互換のPC
• 128MBのRAM(256MB以上を強く推奨)
• PAC-Designer:70MBの未使用ハードディスク領域
• Active-HDL LWE:850MBの未使用ハードディスク領域
• マウスとマウスドライバ
• Windows Vista、XPまたはNT/2000
• IEバージョン5.X以降
• ispDOWNLOADケーブル用のパラレルかUSBポート