[EN]: は、アメリカのサイトへのジャンプを意味しています。
アカウント・インフォ         see this page in Englishsee this page in Korean

ispLEVER Starterソフトウェア


ispLEVER Starterは完全な設計環境一式で、LatticeXP2、LatticeXP、LatticeECP2、LatticeECP/EC、MachXOデバイスに対応します。以下に示すようにモジュール形式でダウンロード可能で、論理合成用Synplifyと、初めてAldec社のRTL/タイミング・シミュレータActive-HDL Lattice Web Editionを統合しています。これらダウンロード各パッケージは、ispVMや最新LatticeMICO32組み込みマイクロプロセッサと合わせることで、コンセプトからデバイス・プログラミングまでを全ての設計をサポートします。

ispLEVER StarterはWindows Vista (32bit)、Windows XP及びWindows 2000各オペレーティング・システムに対応します。

ラティスのCPLDとマチュアFPGA製品の設計にはispLEVER Classicソフトウェアをダウンロードしてください。StarterとClassicを共存させ、実行することができます。

ispLEVER Starterソフトウェアは、2009年6月25日にアップデートされました。ispLEVER 8.0のリリースと一致します。

新機能

  • ispLEVER 8.0 Starterから、Synopsys社のSynplifyに加えてSynplify Pro論理合成ソフトウェアが加わりました。

 

ispLEVER Starterのダウンロードインストール及びライセンス取得は次の3つのステップで行ないます。


Step One
 

ispLEVER Starterをダウンロード

ダウンロードができるだけ速やかに行なえるように、また構成が柔軟に行なえるように、ispLEVER Starterはモジュラー・コンポーネンツで構成されています。下記にある表を参考にしてお望みの設計環境に最適なモジュールを選択してください。

下の表からモジュールをダウンロードして、Windowsデスクトップに保存します。

ispLEVER Starterモジュール
モジュール デバイス・サポート / 特長 ダウンロード

プライマリ・モジュール; ispLEVER Starterソフトウェアを実行するのに必要で、必ず最初にインストールします。当モジュールには、ispLEVERプロジェクト・ナビゲータや、定評あるラティス最新FPGA製品に設計を実装するのに必要な全てのツールとデバイス・ライブラリが含まれています。

注:このモジュールはEDIFタイプの設計プロジェクトのみをサポートします。VerilogやVHDL設計プロジェクトのサポートには、下の論理合成モジュールの1つをダウンロードしなければなりません。ispLeverDSPがispLever 7.2 SP2 Starterの一部に含まれました。 ispLeverDSPをispLEVER Starterと共に使用するためには、以下のパスをシステムの環境変数に加えます;
<isplever_strt_install_path>\ispLeverDSP
<isplever_strt_install_path>\ispfpga\bin\nt
<isplever_strt_install_path>\ispfpga\data

FPGA
LatticeXP2:全て
LatticeECP2:全て
(LatticeECP2Sファミリは含みません)
LatticeECP: 全て
LatticeEC: 全て
LatticeXP: 全て

CPLD
MachXO: 全て

Primary Module (.exe 822MB)
Synplify論理合成モジュール;これはオプション・モジュールで、Synopsys社のラティス版Synplify Pro論理合成ツールを含みます。ラティスCPLDとFPGAをターゲットとしてHDL設計を論理合成出来ます。言語はVHDL、Verilog 1995、Verilog 2001をサポートします。

米国の輸出規制により、まず最初に右に示すリンクをクリックしダウンロード申請をしなければなりません。その後ダウンロードのリンク先とダウンロード手順がそれぞれメールで送付されます。

これ以外の単独にインストールされたサードパーティの論理合成ツールを用いるためには、以下の手順を完了します:
1. Project Navigatorで Options > Environment を選択
2. Directoriesタブを選択
3. SynplifyかPrecisionの下で ... をクリックしてツールをブラウズ
4. 例えばSynplify Proを使用している場合はSynplifyProを選択してOEM toolをクリア
5. OKをクリック

注: 全てのLattice IPコアはSynplify Proを用いて検証されています。
HDL論理合成 Synplify 論理合成モジュール・ダウンロード申請フォーム

Aldec社Active-HDL Lattice Web Edition (LWE)モジュール;これはオプションのモジュールで、 Aldec社から提供されるActive-HDL LWEシミュレーション環境を加えます。

Active-HDL Lattice Web EditionをispLEVER Project Navigatorから直接実行するためには、インストール後に以下を実施します;

1. Project Navigatorで Options > Environment を選択
2. Directories タブを選択
3. Active-HDL下で ... をクリックしてブラウズ
4. Active-HDL Lattice Web Editionがインストールされているディレクトリへのパスを設定 (即ち <isplever_strt_install_path>\active-hdl) してクリック

シミュレーション Aldec Active-HDL LWE (.exe 334MB)

Step Two
 

それぞれのispLEVER Starterモジュールをインストール

プライマリ・モジュールから開始し、ダウンロードしたファイルをダブル・クリックしてインストールを開始します。




Step Three
 

IspLEVER Starterのライセンスを取得

IspLEVER Starterは有効なソフトウェア・ライセンスが必要です。ライセンス取得は、本ウエブサイトのライセンス申請ページ [EN] to へ行き、6ヶ月有効のライセンスをリクエストします。ライセンス・ファイルはEメールでラティスから提供されます。license.dat ファイルを <install_path>/licenseへ保存してください。これによりispLEVER Starterは実行可能な状態になります。