ispLEVER 7.0 SP1及びSP2　- PLL接続に関する更新

ラティスECP2及びラティスECP2M FPGAファミリのPLL接続に関する２つのデータベースの更新が、 ispLEVER7.0+サービス・パック1(SP1)とサービス・ パック2(SP2)のユーザが利用可能です。 これらの更新に関する情報は下記をご覧下さい。

これらの更新のインストールを行うにはispLEVER7.0 SP1を先にインストールする必要があります。 ispLEVER7.0 SP1と一緒にこれらの更新のインストールが既に行なわれている場合、SP2を続いてインストールすればこちらの更新をインストールする必要はありません。

これらの更新ファイルをダウンロードするには、 このページの左側にあ "Downloadable Software" リンクをクリックしてください。

ラティスECP2更新

目的

ラティスECP2デバイス・ファミリ全てのPLL配線接続の更新です。

この更新の必要なユーザは？

デバイスの同一サイドの、 2つの異なるPLLから2つのCLKOK信号をDCS(Dynamic Clock Switching)で切り替えて使用したいユーザ、 もしくは6本以上のプライマリ・ クロックが設計に利用される場合に必要です。

更新を行わない場合の設計に関する考慮

CLKOSあるいはCLKOPのように異なるPLL出力を使用する場合や、 ふたつのCLKOK信号を切り替える場合、 使用するPLLは同一のサイドにないようにします。

ラティスECP2Mの更新

目的

ラティスECP2M-50, ECP2M-70及びECP2M-100それぞれのデバイスのPLL配線接続に関する更新です。

この更新が必要なユーザは？

これらのデバイスにおいて、左上端及び右上端のPLLを使用するあらゆる設計

ラティスECP2M-50：SPLL_R10C1及びSPLL_R10C101のサイト
ラティスECP2M-70：SPLL_R10C1及びSPLL_R10C110のサイト
ラティスECP2M-100：SPLL_R10C1及びSPLL_R10C128のサイト

注: 設計に使用/選択されたPLLサイトを決定するにはいくつかの方法があります。デザイン・プランナーやEPICデバイス・エディタを利用します。

更新を行わない場合の設計に関する考慮

更新を行わない場合、 これらのPLLとの配置配線を禁じる必要があります。 これは設計で次のようにプリファレンスを設定します：

ECP2M – 50
PROHIBIT SITE"SPLL_R10C1"；#左上端のSPLL使用を禁止
PROHIBIT SITE"SPLL_R10C101"；#右上端のSPLL使用を禁止

ECP2M-70
PROHIBIT SITE"SPLL_R10C1"；#左上端のSPLL使用を禁止
PROHIBIT SITE"SPLL_R10C110"；#右上端のSPLL使用を禁止

ECP2M-100
PROHIBIT SITE"SPLL_R10C1"；#左上端のSPLL使用を禁止
PROHIBIT SITE"SPLL_R10C128"；#右上端のSPLL使用を禁止

お客様の設計でこれらのPLLを使用しなければならない場合、この更新が必要です。