ispLEVERプロジェクト管理

ispLEVERは数多くのツールを備え、複雑なプロジェクトとタスク管理、設計ファイルとリソースの取りまとめを支援し、設計ツールを学ばなくてもユーザが設計ゴールへの達成に集中する手助けとなります。ispLEVERに含まれる強力な機能とツールの詳細について下記の各アイテムのイメージをクリックしてください。

プロジェクト・ナビゲータ プロジェクト・ナビゲータはispLEVERプロジェクト管理インターフェースです。ispLEVERツールが全てこのインターフェースからアクセスできます。ターゲット・デバイスを含むお客様のファイルはスクリーン左側に階層形式で表示されます。これらのプロジェクトファイルに関連したタスクはスクリーン右側に表示されます。他のオプションのウィンドウは、リビジョン・コントロール情報やログを表示します。タスクをダブルクリックするだけで、設計が完了します。残りはispLEVERが全て行います ブロックモジュラー設計 FPGAのブロックモジュラー設計(BMD)フローでは大規模FPGAを、複数の個別チームが並行して設計するような、より扱いやすいブロックに分割することが出来ます。 これらブロックはその後、個々の配置配線指定やタイミング特性を保持したまま最終デザインとして集積できます。BMD機能はLatticeEC、LatticeECP、LatticeXP各FPGAとMachXOデバイス間で互換です。 リビジョン管理 ispLEVERの組み込みリビジョン管理システムは既に行ったお客様のその時点の設計を失うことなく、その設計に異なる設定を試すことができます。設計のある版から次版への切り替えはクリック1回です。リビジョンはお客様が自由にリネームできます。リビジョン管理システムは使用しなければ、オフにできます。 HTMLレポートとヘルプ ispLEVER レポートとヘルプはすべて HTMLベースです。ハイパーリンク・テキストで複雑な使用レポートをナビゲートし、すばやく必要な特定のヘルプを見出します。また、最新の設計ガイドと情報に即アクセスできるよう、ラティスのウェブサイトと統合されています。 Tcl/Tkツール ispLEVERはTCL/Tkレコーダとエディタを備えています。複雑な設計や反復設計のタスクを自動化する手助けをします。レコードというボタンを押すと、ツールコマンドが自動的にTCL/Tkスクリプトに記録され、後で編集及びプレイバックに用います。

ispLEVER プロジェクト管理   設計エントリー HDL合成 先進実装ツール シミュレーションと解析   デバイス・プログラミング インシステム・ロジック解析