[EN]: は、アメリカのサイトへのジャンプを意味しています。
アカウント・インフォ         see this page in English

インシステム・ロジック解析


ispLEVER 5.0
ispLEVERに同梱されるRevealでは、システムボード上にある物理的デバイスの内部動作を、リアルタイムにロジック解析実行できます。

 

Reveal ロジックアナライザ

reveal analyzer 7.0 - thumb RevealはispLEVERに含まれる、次世代のインシステム・ロジック解析ツールです。Revealは組み込みロジックデバッグのために、次のようなユーザ指向のモデルを採用しています。即ち最初にユーザがReveal Inserterで観測したい信号とトリガ条件を定義しますが、これにより観測を可能にするための接続とその為の指示を実装回路に付加します。次にスクリーンショットで示すReveal Logic Analyzerで解析を実行します。複数イベントの複雑なトリガシーケンスを設定できる機能によってシステムレベルのデバッグはスムーズにかつ迅速に行うことが可能です。

ispTracyロジックアナライザ

ispTracy Logic Analyzer - click to enlarge ispTRACYツールは、IPマネジャとロジック・アナライザで構成されています。これらのツールで、ユーザ定義の小規模IPモジュールは、一つもしくは複数のFPGA内部ノード(すなわちデバイス端子から信号はアクセスできない)から生の信号情報をPCに送出します。この情報は表示され、ロジック・アナライザのインターフェースで操作可能です。(今後はRevealの使用を強く推奨します。)
ispLEVER プロジェクト管理
 
設計エントリー
down arrow
HDL合成
down arrow
先進実装ツール
down arrow
シミュレーションと解析
down arrow  
デバイス・プログラミング
down arrow
インシステム・ロジック解析