|
ispVMシステムはispLEVERに含まれていますが、スタンドアローン版のデバイス・プログラミング・マネージャとしても用意されています。ispVMシステムは包括的な設計ダウンロード・パッケージで、JEDEC形式及びispLEVERやPAC-Designerその他で生成されたビットストリーム・ファイルを使用して、効率的は方法でラティスのデバイスをプログラミングします。
ダウンロードするにはispVM System downloadページをご参照下さい。
機能
-
新STAPLプログラミング機能
- 非ラティスSTAPLファイル入力対応
- STAPLプリグラミング・ファイルをラティスのフラッシュメモリベースのデバイス用に出力
- STAPLデバッガ
-
ISCプログラミング機能
- ISC BSDLファイル入力に対応
- ISCデータファイル入力に対応
- 9つのラティスISC互換デバイスファミリに対応
- MachXOとLatticeXP FPGA用のTransFR機能に対応
- SPIフラッシュメモリ・プログラミングに対応するLatticeECP/EC, ECP2/M, SC/M, ECP3各FPGAファミリ
- シーケンシャル/ターボispDOWNLOADに対応
- その他対応するプログラミングはSVFファイル、ISC BSDL/データ、およびSTAPLファイル
- IEEE1532 (2000)プログラミング標準に対応
-
使い勝手の良いGUI
- ispVMシステム・メインウィンドウ
- SVFデバッガ
- カスタマイズできるウィンドウ
- 最大8本のUSB接続で別基板に対するギャング・プログラミングを管理するispVM-DLxConnectツールを含む
- コマンドライン・モードを用意
- デバイスチェーンを自動スキャン
- 既存.dldファイルと.wchファイルの自動変換
- 組み込みファイルマネ-ジャ
- 組み込みSVF(Serial Vector Format)ファイルエディタ
-
組み込みATEプログラミング・ベクタジェネレータ
- HP, Genrad, Teradyne及びMarconi ATE装置に対応
- 先進的ATEベクタ生成機能
- プログラミング中のI/Oステータスを指定
- プログラミング・クロック周波数を指定
- バイパス・インストラクションを指定
- デバイス・プログラミング操作を無効化
- チェーン全体プログラムもしくは選択したデバイスのみのプログラム
- 選択可能な信号衝突軽減(Contention Reduction)オプション
- 選択可能なTAPレジスタのスタート/エンド・ステート
- USERCODE/UESエディタ
- ユーザがアクセスできるコメント・フィールド
- ボード診断オプション
- 選択可能なケーブル、ポート、チェーンファイル、スキャン及びディスプレイ・オプション
ispVMシステムはPC環境でシリアル及びTURBO ispDOWNLOADプログラミングの両方をサポートします。ウインドウズに似たGUIで、ユーザがシステムボードを自動的にスキャンしたり、プログラミング用のJEDECファイルを、組み込まれているファイルマネジャを利用して閲覧したり選択したりできます。
本ツールはラティスの全ISPデバイスと、ラティス以外のIEEE1149.1標準準拠のデバイスをベンダ供給のSVFファイルを利用してプログラミングできます。本バージョンのispVMシステムはまた、ラティスのispJTAGデバイス用のIEEE1532 ISCデータファイルの生成に対応します。
ispVMシステム・ソフトウエアは、ispJTAGファイル及びIEEE1149.1標準に準拠したラティス以外のJTAGファイルの両方に対応するVMEファイルを生成でき、またSVFもしくはIEEE 1532フォーマットに対応します。VMEファイルはispVMエンベデット・プログラミングに使用します。VMEファイルは16進コード化ファイルで、ispVMシステム・ウィンドウからチェーン情報を読み出し、組み込みプログラム用に用意されたソースコードと一緒にエンコード可能です。ispVMシステム・ソフトウェアと一緒にインストールされるispVM Embeddedディレクトリをご覧ください。
|
|
|
|