|
 ispLEVERは操作が容易で強力なツールで、お客様のHDLや回路設計のお手伝いをします。設計が複数のロケーションにあるファイルを含んでいたり、複数のソースやフォーマットから生成されていたりしても、ispLEVERは全て上手くいくようにお手伝いします。
ispLEVERに含まれる特長とツールの詳細は下記の各アイテムをクリックして下さい。
|
IPexpress
 IPexpressは機能モジュールや参照設計、及びIPへのインターフェイスでラティスのプログラマブル製品用に最適化されています。IPexpressはこれらをスムーズにパラメータ設定し、ターゲットデザインに統合する作業を迅速に行う手助をします。IPコアにはPCIバスコントローラや、DDRメモリ・コントローラ、イーサネットMAC、DSP機能等のような業界標準機能を含みます。IPコアについての詳細はここをクリックしてください。 |
HDLテキストエディタ
 ispLEVERは直感的なHDLテキストエディタを含み、以下の項目のキーワード・ハイライトに対応します；VHDL、VerilogHDL, EDIF及びラティス・プリファレンス言語。またお気に入りのエディタをデフォルトで設定できます。 |
回路図エディタ
|
 ispLEVER回路図エディタは、全デバイスファミリに対応し、HDLのブロック図やゲートレベル回路図によってグラフィカルにPLD論理設計を実行する手助けをします。
回路図によるフル・ボトムアップ設計のために、ispLEVERゲートレベル回路図ライブラリが次のファミリ用に用意されています：ispMACH 4000Z, ispMACH4000V/B/C, ispXPLD5000MV/B/C, ispMACH 4A5, ispGAL, GAL
|
MATLAB®/Simulink® DSPブロック
| ispLEVERは、ラティスのプログラマブルテクノロジーの利用に最適化された数十ものDSP機能ブロックを含みます。これらのブロックはMATLAB/Simulink DSP設計環境で使用します（Mathworksから別途入手可能）。MathWorks製品に関するより詳細の情報はウェブサイトを閲覧下さい。 |
|
|
|
|
|
アカウント・インフォ
