|
|
Diamond ソフトウェアLattice Diamondは、ラティスFPGA製品用のフラグシップとなる新しい論理設計環境です。Diamondはラティスのウェブサイトからダウンロードでき、WindowsとLinuxに対応しています。ダウンロードして、インストールした後は、無償版(Free Edition)ライセンスか、或いは有償版(Subscription Edition)ライセンスのいずれかで使用することができます。Diamondソフトウェアをダウンロードしてインストールする必要があるのは、一度だけです。 Diamond ソフトウェア無償版ライセンスラティスのウェブサイトから無償版ライセンスをリクエストすることができます。本ライセンスはMachXO2、MachXO、LatticeECP2などラティスの多くのデバイスを対象に費用一切なしで設計できます。 またSynopsys社Synplify Pro for Lattice論理合成ツールとAldec社Lattice Edition II混在言語対応シミュレータが統合されています。 Diamond ソフトウェア有償版ライセンス最新のLatticeECP3デバイスを含む、すべてのラティスFPGAに対応する有償版ライセンスのご購入が可能です。Synopsys社Synplify Pro for Lattice論理合成ツールとAldec社Lattice Edition II混在言語対応シミュレータが統合されています。本有償版は単一ライセンスでDiamondソフトウェアとispLEVERソフトウェアの両方を動作させることができます。
強力な新機能設計の推敲を容易化プロジェクト/インプリメンテーション/ストラテジLattice Diamondにおける設計プロジェクトは、よりロバストなプロジェクト構成と機能性を提供することで、デザインの推敲を可能にする機能が格段に強化されました。Diamondプロジェクトの主要な改善には以下が含まれます。
HDLコードチェックによるデザインの解析統合されているHDLコードチェック機能で、論理合成の前にデザインを解析することによって、時間を節約します。 結果の推敲のための論理合成オプションLattice DiamondはすべてのFPGAファミリ用にSynopsys社Synplify Proを統合しています。さらに、MachXO2とMachXOデバイスファミリ用に最良の結果を得るために使用できる、新しいラティス論理合成エンジン(LSE)も含まれています。LSEはラティスFPGAの内部アーキテクチャ焦点を合わせて開発された、数年にわたる開発の成果です。LSEはVerilogとVHDL言語の両方に対応し、制約を与えるためにSDCフォーマットが用いられます。これはLattice Diamondデザイン・ソフトウェアに組み込まれており、対応するデバイスファミリが選択された場合、論理合成ツールの選択オプションになります。 使いやすさに一貫性新世代ツールのユーザインターフェイスDiamondのユーザインターフェイスは、より良い使いやすさを維持しながらも、最先端の機能とカスタム化機能を兼ね備えています。Diamondのすべてのツールは "ビュー(View)" としてオープンし、Diamondの共通ユーザインターフェイスとして統合されました。或る一つのツールでの動作に習熟するに従って、その知識を他のツールにも適用できるようになります。Diamondユーザインターフェイスの主要なエレメントとしては以下が含まれます。 よく使用する機能の迅速化ECOエディタは、I/O (sysIO)設定やPLLパラメータ、或いはメモリ初期化など、一般的に使用されるネットリストの編集機能を迅速に行うことができます。リリース1.3により、プログラマではDiamondのユーザインターフェイスからFPGAの高速プログラミングが可能で、またRevealアナライザはサイズの大きいトレースデータのダウンロードや複雑なトリガ設定の構成が従来より10倍以上高速です。より短時間に処理を実行することが、これらツールの目的です。 より効率的なデザインフローより容易で、より迅速なタイミング解析新しいタイミング解析(Timing Analysis)ビューは、タイミング情報を閲覧するための使いやすいグラフィカル環境です。タイミング解析ビューにおける主要な新しい恩恵は、クロックジッタ解析を含めて、タイミング制約を変更した際に、解析結果が高速に更新されることです。Trace(タイミング解析)レポートを再び得るために、デザインを再実装することは、もはや不要です。 シミュレータへの簡単な設計のエクスポートDiamondはシミュレーション・ウィザード(Simulation Wizard)によって、シミュレータ用にデザインを容易にエクスポートできます。複数のテストベンチ・ファイルにも対応しています。 TCLによるスクリプティングDiamondソフトウェアは、デザインフローをスクリプト記述するための機能が加えられています。Diamond特有のTCLコマンド・ディクショナリが、プロジェクトやネットリスト、HDLコードチェック、電力計算、そしてハードウェア・デバッガの挿入と解析用に用意されています。
完全な設計環境Diamondソフトウェアは、デザイン入力からラティスのデバイスをプログラムするまでの、ロバストで完全なソフトウェア環境です。これは六世代に亘って開発されてきたツールの、実績豊富な実装エンジン・テクノロジを用いています。
強力なサードパーティ・ツールSynopsys社 "Synplify® Pro for Lattice" 論理合成ツールLattice Diamondは業界トップの論理合成ソリューション、Synopsys社Synplify Pro for Latticeを統合しています。これには大規模設計を管理し、またラティスFPGA用に最適化された最も良い結果と性能を引き出すことの手助けとなる、さまざまなツールと機能があります。また、Synplify Pro for LatticeにはHDLアナリスト(Analyst)が含まれています。これはデザインの解析や、RTLソースコードとのクロス・プロービング用に、RTLのスケマティック(回路図)を自動的に出力します。その他の先進の機能としては、VHDLとVerilogが混在した論理合成の対応や、性能改善のための "コンパイル・ポイント" や自動リタイミング(レジスタ間の組み合わせ論理段数をバランスさせる機能)などがあります。そして、ASIC用にRTL記述されたゲーテッドクロックやローカルに生成されたクロックを、FPGAに効率的に実装するための自動変換などがあります。 Aldec社Active-HDL® シミュレータLattice DiamondはAldec社の高速かつ包括的で、機能豊富なシミュレーション環境のActive-HDL Lattice Edition IIを統合しています。Active-HDL Lattice Edition IIは、VHDLとVerilogの混在言語シミュレーションに対応し、また、言語アシスタント(Language Assistant)やコード実行トレース(Code Execution Tracing)、アドバンスト・ブレークポイント管理(Advanced Breakpoint Management)、そしてメモリビューア(Memory Viewing)など、先進の検証・デバッグ機能を多数備えています。Aldec社Active-HDL Lattice Edition IIはWindowsプラットホームのみの対応です。
Diamondに関するその他の情報
適切なソフトウェアツールの選択以下のマトリクスは、現状のラティスFPGAと論理設計ソフトウェアツールの、より重要な機能のいくつかをまとめています。既存のラティスFPGAデバイス用には、設計ソフトウェアとしてLattice Diamondを推奨します。ラティスのCPLDデバイス用に必要な設計ソフトウェアは、ispLEVER Classicです。
注:Lattice Diamond有償版(Subscription)ライセンスでは、DiamondかispLEVERソフトウェアのどちらかを実行することができます。Windowsフローティング・ライセンスでAldec社シミュレータを実行するためには、USB IDキー(ALDEC-USBKEY)が必要です。これらの製品は、いずれもラティスのオンラインストアを通して入手できます(日本のお客様は弊社代理店にお問い合わせ下さい)。 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||