不揮発性再構成可能なPLD

MachXO PLD構成メモリ

MachXO PLDファミリは同一デバイス内にSRAMとFlash構成メモリを併せ持っています。SRAMメモリ・セルはMachXO PLDデバイスのロジック動作を制御し、Flashメモリ・セルは構成データを維持します。2つのメモリは幅広いデータ・パスで接続されます。電源投入後 1ms以内に、この幅広いバスを経てオンチップFlashメモリからSRAMビットは書き込まれます。

さらにデバイス動作中（ユーザ・モード）、SRAMメモリはある端子での信号をトグルさせるかデバイス構成ポートを通して該当コマンドを与えることで、Flashメモリから再構成できます。下図はMach XO PLDデバイス内にある、二種のメモリの動作を示しています。FlashメモリとSRAMメモリは両方ともJTAGポート経由で再プログラム/再構成が出来ます。

オンチップの不揮発性メモリは、Mach XO PLDデバイスの電源が立ち上がって1ミリ秒内でデバイスを動作可とします。不揮発性ロジックが速やかに有効となるので、システム設計の複雑さを軽減し、電源投入制御、コントロール・ロジックやバス・ブリッジング/インターフェースなど、多くの一般的なアプリケーションにおいて望ましい特長です。