 |
||
アカウント・インフォ
  
|
|
MachXOファミリは、最適化されたLUT（ルックアップテーブル）の集合体と、ラティスのispXP技術を組み合わせ、ピン間の高速性能や、CPLDの持つインスタント・オン、FPGAの柔軟性を提供します。 低コスト、不揮発性、再構成回数無制限のMachXOデバイスは従来CPLDや低集積度FPGAが担ったアプリケーションへの柔軟な代替品を提供するために設計されました。 
|