オレゴン州ヒルズボロ– 2011年11月28日発表資料 –ラティスセミコンダクター（NASDAQ：LSCC）は本日、低コスト・低消費電力のミッドレンジFPGA市場を再定義する次世代LatticeECP4™ FPGAファミリを発表しました。6 Gbps SERDESを低コストのワイヤボンド・パッケージで実現し、強力なDSPブロック、そしてハードマクロ化コミュニケーション・エンジンなどを集積したこの次世代FPGAは、特にコストと電力消費要件の厳しい無線・有線通信やビデオ、およびコンピューティング市場などに対応します。LatticeECP4 FPGAファミリは数々の受賞歴があるLatticeECP3™ファミリをベースとしていますが、業界をリードする低消費電力や低コスト性能を維持しつつも、殆どのユーザに恩恵をもたらすプレミアム機能を新たに搭載しました。LatticeECP4はリモート無線ラジオヘッド（RRH）や分散アンテナシステム、携帯電話基地局、イーサネット集線装置、IPスイッチ、ルーター、産業ネットワーキング、ビデオ信号処理、画像伝送、そしてデータセンター・コンピューティングなどの様々なアプリケーション向けの主要なプラットフォームとして最適です。
LatticeECP4 FPGAファミリのデモンストレーション・ビデオはこちらで視聴できます。http://www.latticesemi.com/ecp4videojp [EN]
LatticeECP4 FPGAファミリの画像はこちらで閲覧・ダウンロードできます。 http://www.latticesemi.com/ecp4images [EN]
LatticeECP4 FPGAは、ハードマクロ化物理コーディング・サブレイヤ（PCS）ブロックを持つCEI準拠の6 Gbps SERDESを最大16チャンネル装備しています。チップ間接続か長距離バックプレーン伝送かの用途によって、LatticeECP4 FPGA採用時の選択肢として、低コストのワイヤボンド・パッケージまたは高性能のフリップチップ・パッケージを用意しています。構成可能で多能なSERDES/PCSは、ハードマクロ化コミュニケーション・エンジンとシームレスに統合でき、完全な高帯域幅サブシステムを経済的に構築できます。コミュニケーション・エンジンはFPGAファブリックで同等機能を実装する場合に比べ、消費電力とコストを最大10分の1に削減する効果をもたらします。LatticeECP4コミュニケーション・エンジンのポートフォリオにはPCI Express 2.1と複数の10 GbE（ギガビット・イーサネット）MAC、トライレート（3速）イーサネットMAC、そしてSRIO 2.1の各ソリューションが含まれます。SERDES/PCSとコミュニケーション・エンジンの組み合わせは、市場導入を迅速化しつつ、コストと消費電力、そして実装面積を抑えた複雑なシリアルプロトルの設計を完結するのに理想的です。
LatticeECP4ファミリは18×18乗算器と広い語長のALU、加算器ツリー、およびカスケード接続可能なキャリーチェインを備えた、強力なデジタル信号処理（DSP）ブロックを搭載しています。独自のブースターロジック回路によりLatticeECP4の各DSPブロックはLatticeECP3のDSPブロック4個に相当し、従ってLatticeECP3の4倍の信号処理能力を可能にします。柔軟な18×18乗算器は9×9に分割したり、36×36に結合したりすることで、お客様のアプリケーション要件にフルに適合させることが可能です。さらに最大576個の乗算器をカスケード接続できますので、無線RRHやMIMOベースの無線アンテナ・ソリューション、或いは画像処理アプリケーション向けなどの複雑なフィルタを構築できます。
LatticeECP4 FPGAは前世代と比べて最大50％高速となっており、1066 MbpsのDDR3メモリインターフェイスや、GbEシリアル・インターフェイスとして機能する1.25 Gbpsの高速LVDS I/Oを搭載しています。新LatticeECP4ファミリはさらに、66％増の論理リソースと42％増のブロックメモリを備え、FPGAでフル・システムオンチップを構築する技術者を強力に支援します。
ラティスのコーポレート・バイスプレジデント兼ビジネスグループ・ゼネラルマネジャのショーン・ライリーは次のように述べています。「次世代LatticeECP4 FPGAファミリはプレミアム機能に高性能と低コスト、そして低消費電力を組み合わせることにより、コスト重視の無線通信や有線通信、ビデオ、コンピューティングなどの高度なアプリケーションで必要とされる、これまでにない製品をお客様に提供します。当社はこれまで他社に先がけてイノベーション製品を経済的な価格で提供してきたパイオニアです。LatticeECP4は現在当社の設計ソフトウェアLattice Diamond®に組み込まれているため、お客様の市場拡大のために、電力消費を抑えた広範なプラットフォームを直ちに構築できます。」
ラティスは設計立ち上げ時の迅速化や市場参入の促進につながるIPコアや開発ボード、および設計ソフトウェアを提供します。IPコアが対象とする用途としてはCPRIとOBSAI、SRIO（Serial RapidIO）、XAUI、SGMII/GbE、PCI Express 、およびSMPTE SDIに加えて、DSP機能としてFIRフィルタとFFT、リードソロモン符号エンコーダ/デコーダ、CORDIC、CIC、およびNCO、そしてその他メモリインターフェイスや接続用途などが含まれます。
お客様は今後、設計ソフトウェアのLattice Diamond 1.4ベータ版でLatticeECP4 FPGAが設計できるようになります。Lattice Diamond設計ソフトウェアはLattice FPGA製品用のフラッグシップ設計環境で、強力なツール群と、効率的な設計フローおよびユーザインターフェイスを完備していますので、設計者は消費電力やコスト要件の厳しいFPGAアプリケーションをより迅速に実装することができます。さらにLattice Diamondでは、低コストかつ低消費電力の用途に特化して開発された、業界をリードする機能を継続的に提供します。これには非常に高精度なパワーカリキュレータやピン単位のSSO（同時スイッチング出力ノイズ）カリキュレータ、そして実績のある（MAPやPARなどの）実装アルゴリズムなどが含まれ、低コスト・低消費電力ソリューションの実現を確実にします。Lattice Diamond設計環境に関する詳細情報については、http://www.latticesemi.co.jp/products/designsoftware/diamond/index.cfm をご覧ください。
LatticeECP4 FPGAファミリは6品種で構成され、低コスト・ワイヤボンド・パッケージ対応ながら各業界規格に準拠するマルチプロトコル対応6G SERDESと、最高1066 MbpsのDDR1/2/3メモリインターフェイス、さらに無線・ベースバンド・画像などの各信号処理に最適でカスケード接続可能な高性能DSPブロックを集積しています。LatticeECP4 FPGAはまた最大10.6 Mビットのブロックメモリのほか、最大トグルレート1.25GbpsのLVDS I/Oも搭載しています。論理規模は30K～205K LUTで、ユーザI/Oは最大512本です。LatticeECP4 FPGAファミリの主要な機能は以下の通りです。
LatticeECP4 FPGAファミリの高度な機能は、大量生産でコストや電力消費要件の厳しい無線インフラとアクセス、ビデオ・画像、そしてコンピューティングの各アプリケーションに最適です。新しいLatticeECP4 FPGAファミリのさらに詳しい情報は http://www.latticesemi.co.jp/products/fpga/ecp4/をご覧下さい。
一部のお客様はすでにLattice Diamond 1.4ベータ設計ソフトウェアを使用したLatticeECP4 FPGAの設計を開始しています。デバイスは2012年上半期にエンジニアリング・サンプルを提供開始し、2012年下半期には本格受注対応の量産品提供を開始する予定です。
ラティスセミコンダクターは革新的なFPGA、PLD、プログラマブル電源管理とクロック管理ソリューションを提供しています。詳しくは http://www.latticesemi.co.jp/ をご覧ください。
Lattice Semiconductor Corporation, Latttice (& design), L(&design), Lattice ECP3と個別の製品デザインはLattice Semiconductor Corporationの米国およびその子会社が属する他国で登録済みの商標あるいは商標です。本リリース内の他社製品およびブランドはすべてそれぞれのホールダーの所有物です。
本件に関するお客様からのお問い合わせ先
ラティスセミコンダクター株式会社
TEL：03-5312-1500
本件に関する報道関係の方のお問い合わせ先
テキスト・ワンハンドレッド・ジャパン株式会社 秋澤・黒田・塚越
TEL: 03-5210-1981
Email: tomoko.akizawa@text100.co.jp
sachie.kuroda@text100.co.jp
yuka.tsukagoshi@text100.co.jp
