ラティスMACHXO PLDファミリの新パッケージ品でコストと基板面積を節約

– 最新0.8mmピッチ・チップアレイBGAパッケージ品で、低集積、大量所要 アプリケーション向けに、コストを10％削減、基板面積を30％も節約 –

東京都新宿区新宿4-1-23新宿SKYビル6階
2009年6月29日

ラティスセミコンダクター（米国NASDAQ：LSCC）は本日、すでに広く普及しているMachXO™ PLDファミリの最新パッケージ、0.8mmピッチの256ボール・チップアレイBGA（256-caBGA）のリリースを発表しました。この最新パッケージの追加により、コストに敏感で、基板スペースに制限のある設計に対し、さらに多くのパッケージ選択を提供します。MachXO640、XO1200及びXO2280デバイスは14x14mmのパッケージボディサイズの256-caBGAで出荷され、最高211本のユーザI/Oを提供します。この最新パッケージは、すでに出荷されている1.0mmピッチの256ボール薄型ファインピッチBGA（ftBGA）パッケージ品と比べて、コストを10％削減、基板面積を30％も節約します。

ラティスセミコンダクター社低集積度ミクストシグナルソリューション部副社長兼GM、　クリス・ファニングは次のように語ります。「テレコム・インフラストラクチャ、サーバー、インダストリアル及びコンシューマ・アプリケーション向けにMachXOを使用した多くのお客様は、急速に0.8mmピッチパッケージテクノロジを採用しています。MachXO PLDファミリに対する256-caBGAパッケージの追加により、コストを削減し、さらなる基板面積の最適化を実現します。これらは大量所要、コストに敏感なアプリケーションにとっては必須条件です。」

広範囲に渡る低集積度アプリケーションにおける汎用I/O拡張、制御、バス・ブリッジング及びパワーアップ管理機能に最適で、インスタント・オン機能搭載の非常に使い易いMachXO PLDファミリは、組込みメモリ、ビルトインPLL、高性能、柔軟な多電圧I/O、小さなフットプリント、リモート・フィールド・アップグレード（TransFRTM）テクノロジ、低パワー・スリープモードなど、多くの機能を単一デバイスで提供します。

Mistral Solutions社、プロジェクトマネージャ、アルン・クーマー氏は次のように語ります。「私たちは広範囲に渡るインダストリアル・アプリケーションに取り入れられたシングルボード・コンピュータ（SBC）製品にMachXO PLD製品を採用しました。MachXO PLD製品は私たちが必要なインスタント・オン、柔軟なユーザI/Oと単一チップソルーションを提供します。MachXOの三集積度製品でリリースされた256-caBGAで、より広範囲に渡るパッケージ選択と、低価格で基板面積に制限のある設計に更なる柔軟性を提供します。」

製品入手性と価格

MachXO640、XO1200及びXO2280デバイス256-caBGAパッケージ量産品はすでに出荷開始しております。XO640 256-caBGA製品の単価は、250,000個以上の大量注文の場合で$2.75です。

ソフトウェアサポート

最新MachXO640、XO1200及びXO2280 256ボールcaBGAパッケージデバイスは、ラティスispLEVER® バージョン7.2サービスパック2ソフトウェアでサポートされます。ispLEVERスターターソフトウェアはラティスウェブサイトから無償でダウンロードしていただけます： www.latticesemi.co.jp/products/designsoftware/isplever/ispleverstarter

MachXO PLD製品について

MachXOファミリは不揮発性、無制限再構成可能PLDデバイスで、従来CPLDまたは低集積度FPGA製品でしか実装されなかったアプリケーション向けに設計されました。最適化されたルックアップテーブル（LUT）アーキテクチャと低コスト組込みフラッシュプロセス技術の組み合わせで、インスタントオン、容易な使い勝手のMachXOデバイスは、低集積度アプリケーション向けのもっとも多用途な不揮発型PLD製品です。MachXO PLD製品はコマーシャル、インダストリアル及び車載用途動作温度範囲で出荷され、256～2280ルックアップテーブル（LUT）集積度、最高271本のユーザI/O、100～324ピン/ボールの薄型クワッド・フラットパック（TQFP）、チップスケールBGA（csBGA）、チップアレイBGA（caBGA）及び薄型ファインピッチ（ftBGA）パッケージで提供されます。MachXO PLD製品は3.3V、2.5V、1.8V及び1.2V供給電圧で、単一3.3Vコア供給電圧にも対応します。ラティスMachXO PLDファミリの詳細はこちらから： www.latticesemi.co.jp/products/cpldspld/machxo

ラティスセミコンダクター社について

ラティスセミコンダクターは革新的フィールド・プログラマブル・ゲート・アレイ（FPGA）、 プログラマブル・ロジック・デバイス（PLD）及び、ミックスト・シグナルプログラマブル・ロジック・ソリューションを提供します。企業情報などの詳細はこちらから：

日本代表取締役：山本　好充

ラティス米国本社所在地：
アメリカ合衆国オレゴン州ヒルズボロ市NEムーアコート5555番地
5555 NE Moore Court, Hillsboro, Oregon 97124, U.S.A.
TEL: (503) 268-8000
FAX: (503) 268-8037
WEB Site: http://www.latticesemi.com

上記文中使用の当社及び他社の名称、製品名の商標について：

Lattice Semiconductor Corporation, Lattice (& design), L (& design), ispLEVER, MachXO, TransFR and specific product designations are either registered trademarks or trademarks of Lattice Semiconductor Corporation or its subsidiaries in the United States and/or other countries.