ラティスの最新“プロセッサ・パワーマネージャ”製品で マイクロプロセッサのサポートコストを削減

– マイクロプロセッサやDSP設計に使用される個々のパワー管理IC機能を統合；向上したモニタリング精度で設計信頼性を向上 –

東京都新宿区西新宿2-4-1新宿NSビル7階
2009年4月27日

ラティスセミコンダクター（米国NASDAQ：LSCC）は本日、すでに市場で注目されているパワーマネージャIIファミリの最新メンバとなる、ProcessorPM™デバイスを発表しました。この新製品は、現実的に全マイクロプロセッサやDSP設計に使用されているリセット生成、ウォッチドッグタイマ、電圧監視機能をプログラマブルな単一チップに搭載しています。既存製品として入手可能な3つの供給監視ICのトータルコストと比べても、同等の価格で提供されるProcessorPMデバイスは、リセット生成ICと可変タイミングのパルスストレッチ、最長2分のウォッチドッグタイマIC、及び6つの供給監視IC機能を統合しています。

ラティスセミコンダクター社低集積度ミクストシグナルソリューション部副社長兼GM、クリス・ファニングは次のように語ります。「ProcessorPMデバイスは、従来個別のリセット、電源監視、及びウォッチドッグICを使用して実装した機能を統合することで、お客様の基板コストを削減します。ProcessorPMデバイスはラティスのインシステム･プログラマブル機能を搭載し、お客様に更なる設計の柔軟性を提供します。」

ProcessorPMデバイスは、それぞれが外部抵抗やコンデンサを使用せずに最高6本の供給電源を監視できる、グリッチフィルタを備えた6つのプログラマブル閾値コンパレータ（精度0.7%）を提供します。コンパレータ出力は、簡素な論理方程式を使ってリセット及び電圧低下信号を生成する16マクロセルのオンチップPLD（プログラマブル・ロジック・デバイス）に接続されます。4本のタイマは32マイクロ秒から2秒で個々にプログラムでき、ウォッチドッグタイマまたはリセットパルス・ストレッチの実装に使用できます。2本のデジタル入力はマニュアルリセット入力、またはパワーダウンやプロセッサ・ディセーブル信号などのその他のデジタル入力監視用に使用できます。

全てのデバイス設定は、JTAGインターフェイスを通してプログラム可能な、オンチップ不揮発型EEPROMに保存されます。検出閾値やタイミング値の変更など、基板組立て後の設計変更は、PAC-Designer®ソフトウェアで設計を変更し、JTAGを通してダウンロードすることで、容易に実現できます。抵抗またはコンデンサを変更する必要はありません。

書き込み済みProcessorPM製品はさらに便利で、基板コストを削減

ProcessorPMデバイスは出荷時に内部コンフィグレーションでプログラムされており、これはプログラマブルな6つの供給電源リセット生成（ピン・ストラッピングによって構成）とプログラマブルなウォッチドッグタイマ（同じくピンストラッピングによって構成）を統合しています。この構成は多くの設計に亘って使用することが出来ます。また、さらに基板コストを減少するための追加機能などを統合できるように、本構成の元となっているソフトウェア・ソースコードも提供されます。

ProcessorPMデザインサポート

ProcessorPMデザインはPAC-Designerソフトウェアのバージョン5.1で提供される、直感的で非常に使いやすいGUIで実行できます。 同ソフトウェアはラティスウェブサイトから無償でダウンロードしていただけます： www.latticesemi.com/pac-designer.

PAC-Designer 5.1ソフトウェアのさらに向上したLogiBuilder機能で、設計者はソリューションコストを削減することが出来ます。LogiBuilderは（従来比で）20～30%少ないPLDロジックしか必要とせず、ProcessorPMデバイスへのマイクロプロセッサ・サポート機能の更なる統合を実現します。

ProcessorPMデバイスは、設計環境上で4段階の簡単なステップにカスタマイズすることも出来ます。最初のステップはモニタリング閾値の設定です。供給電源それぞれの故障検出は、電圧監視入力用に192の閾値から容易なプルダウン・メニューを使って設定することが出来ます。次のステップでは、LogiBuilderインターフェイスを使って、リセットパルス・ストレッチや出力極性、および選択した供給電源の監視などに見合うように、論理方程式とタイマ遅延設定を構成します。第3ステップは設計を通して波形シミュレータを用いてその論理的な検証を繰り返します。最終ステップはハードウェア検証です。設計をプロセッサ・パワーマネージャ評価ボードにダウンロードし、実回路設計で使用する前にハードウェアでの設計検証を実施します。

価格と製品入手性

ProcessorPM製品（24ピンQFNSパッケージ）のサンプルはすでに出荷開始しております。プロセッサPMデバイスは200,000個以上の注文の場合で、単価が$0.75の予定です。

ラティスセミコンダクター社についてr

ラティスセミコンダクターは革新的フィールド・プログラマブル・ゲート・アレイ（FPGA）、 プログラマブル・ロジック・デバイス（PLD） 及び、ミックスト・シグナルプログラマブル プログラマブル・ロジック・ソリューションを提供します。企業情報などの詳細はこちらから：

日本カントリーマネージャー：佐藤　秋彦

ラティス米国本社所在地：
アメリカ合衆国オレゴン州ヒルズボロ市NEムーアコート5555番地
5555 NE Moore Court, Hillsboro, Oregon 97124, U.S.A.
TEL: (503) 268-8000
FAX: (503) 268-8037
WEB Site: www.latticesemi.com

上記文中使用の当社及び他社の名称、製品名の商標について：
Lattice Semiconductor Corporation, Lattice (& design), L (& design), ProcessorPM, PAC-Designer and specific product designations are either registered trademarks or trademarks of Lattice Semiconductor Corporation or its subsidiaries in the United States and/or other countries.