 |
||
アカウント・インフォ
 
|
ラティスが車載用途フラッシュベースの不揮発型FPGAファミリを発表–システム・オンチップ機能、高性能、低パワー、及び機能向上した 不揮発性"インスタント・オン"を備えた新世代車載用製品ファミリ–HILLSBORO, OR – 2008年6月30日– ラティスセミコンダクター（米国NASDQS：LSCC）は本日、不揮発型90nmフラッシュベースのLatticeXP2™ FPGA（フィールド・プログラマブル・ゲートアレイ）製品の特性抽出及び製品認定を終え、AEC（Automotive Electronics Council）が定めるAEC-Q100標準の認証要求に適合したと発表しました。LA（"Lattice Automotive"）-LatticeXP2ファミリと称する製品群は、既に出荷中の車載用途バージョンのMachXO™クロスオーバー・プログラマブル・ロジックデバイス、ispPAC®-POWR1014/Aプログラマブル・パワーマネージャ・デバイス、ispMACH® 4000V、ispMACH 4000Z CPLD製品に追加されるものです。LA-LatticeXP2の量産品は本年第4四半期に出荷を始め、ラティスは顧客の要求に応じて標準PPAP（Production Part Approval Process：製造部品承認プロセス）ドキュメントを提供します。 自動車市場へさらに広がるコミットメントラティスセミコンダクター社マーケティング担当副社長スタン・コペックは次のように語ります。「プログラマブルロジック・ソリューションに向けられる自動車市場からの要求は急速な拡大を続けています。ラティスは長年に渡り、自動車市場に向けてコマーシャル品、インダストリアル品そして車載用途グレード品のプログラマブル・ロジック製品を供給してきました。ラティスのプログラマブル・ロジック製品はエンジン・コントロール・ユニット、ネットワーク・ゲートウェイ、ビデオカメラシステム、テレマティックスやデジタルラジオなど、多数のアプリケーションで採用されています。LA-LatticeXP2はフラッシュ・ブートメモリとFPGAブロックを単一のダイに統合し、"インスタント・オン"の自動車システムに最適であるだけでなく、車輌（"インシステム"）での再プログラムが可能で、機能アップグレードが容易です。信頼性を重視する顧客は"ゴールデン・コンフィグ"のFPGAブートに備わる冗長性、及びソフトエラーに対する継続的なSRAM検索による回復など、LA-LatticeXP2の機能を歓迎するでしょう。ラティス車載用製品と品質システムをISO/TS-16949標準で認証する積極的な活動は、自動車市場と業界顧客に対する、進捗し拡大するコミットメントを実証します。」 LA-LatticeXP2製品についてLA-LatticeXP2 車載用FPGAファミリは3種類の製品があり、5K～17Kの 4入力ルックアップテーブル（LUT）の集積範囲です。組込みブロックメモリは18Kビット・デュアル・ポート・ブロックで最大276Kビットを備えています。小規模スクラッチ・パッド・メモリ用に、LUTを小さな分散メモリブロックに使用できます。ますます普及するDSPアプリケーションのサポートに対し、最大5個のsysDSP™ ブロックに高性能パイプライン化された乗算及び累算機能をハードワイヤで提供します。デバイスは最大で4個のPLLを搭載しており、設計者は設計の要求するクロックの調整と合成ができます。 今日システム設計者にとり消費電力は大きな課題です。ラティスは低消費電力とすべく、LA-LatticeXP2ファミリを1.2Vコア電圧で設計しました。このファミリのI/O本数は86～358 です。柔軟性を有するI/Oバッファは、LVCMOS、SSTL、HSTL及びLVDSなど、普及しているI/O標準をサポートします。これらのバッファは作り込みI/Oロジックを備え、ダブル・データ・レート（DDR）及びソースシンクロナス標準インターフェース等の実装を簡素化します。この組み合わせで、DDRメモリインターフェースは400Mbps、高性能ADC/DACは最速750Mbps、7:1 LVDSディスプレイ・インターフェイスは600Mbps超の速度をサポートします。LA-LatticeXP2は基板面積を節約する薄型ファインピッチ・ボール・グリッド・アレイ（ftBGA）パッケージ、及び普及しているTQFP、PQFPオプションで出荷されます。 flexiFLASH アーキテクチャで、不揮発型単一チップソリューションを向上デバイス構成格納用に、LA-LatticeXP2 FPGAにはフラッシュメモリブロックが組み込まれ、ラティスはflexiFlashÔアーキテクチャと呼ぶ真の単一チップソリューションを提供します。電源投入時もしくはユーザ命令で、フラッシュメモリに格納されたコンフィグ・データがデバイスの構成を制御するSRAMセルに転送されます。このデータ転送は大規模な並列処理で行われ、デバイスロジックは約1mSで動作可能となります。これはシステム内で他のデバイスよりもいち早く立ち上がり、同一基板上にブートPROMを配置したり、パッケージ内に重ねて配置したりして、外部ブートPROMを利用するSRAMベースのFPGAより遥かに高速です。このインスタント・オン機能はパワーアップ・シーケンス、アドレス・デコーディングやリセットロジックなど、多くのシステム機能にとって重要です。 構成用ビットストリームをオンチップに格納することで、LA-LatticeXP2は、複数デバイスや複数チップ・モジュール・ソリューションよりも優れた機密性を先天的に備えています。コンフィギュレーション・リードバック・プロテクション・モードで、機密性をさらに向上しました。64ビットの消去/プログラム・ロック（錠前）で、偶発的あるいは無許可のデバイス書込みを防御します。無許可の書き込みに対しワンタイム・プログラミング（OTP）モードで恒久的な保護を行います。デバイスに書き込むプログラミングデータ保護に、128ビットAES暗号化のオプションの利用も出来ます。 デバイスは最大276KbitsのFlashBAK™メモリを備えています。この独特な機能により、電源投入時に組込みブロックRAMをフラッシュメモリから初期化できます。デバイス動作中に、設計者はブロックRAMからフラッシュメモリへ更新データを格納できます。これはパワーオン・セルフ・テスト（POST）や、マイクロプロセッサ・コード、校正用データなどの目的にデータ格納手段を提供します。さらに、シリアルTAGメモリとして0.6～2.2Kbitsのフラッシュメモリを備え、デバイス改版情報、ボード識別情報やその他のデータを格納する目的に、システム設計者が汎用メモリとして使用できます。 製品入手性と価格LA-LatticeXP2ファミリの5K及び8K LUT製品のサンプルは、144ピンTQFP及び256ボールftBGAパッケージで出荷されました。17K LUT製品の144ピンTQFP及び256ボールftBGAパッケージも出荷されました。208ピンPQFPサンプルは今年第3四半期に出荷の予定です。LA-LatticeXP2-5製品144ピンTQFPパッケージは2009年上半期において100,000個の注文で、単価は＄4.50の予定です。 ラティスセミコンダクター社についてラティスセミコンダクター社 は業界で最も広範囲の、フィールド・プログラマブル・ゲート・アレイ（FPGA）、コンプレックス・プログラマブル・ロジック・デバイス（CPLD）、 プログラマブル・ミックスト・シグナル製品 (ispPAC®) [EN] 、 及び プログラマブル・ デジタル相互接続製品(ispGDX®)を含む プログラマブル・ロジック・デバイス(PLD) を提供します。ラティスはまた、業界をリードするSERDES 製品も取り揃えています。 ラティスは『さらなるベスト』を集結し、 高性能、不揮発性、そして低コスト FPGA製品の幅広い製品ポートフォリオで、今日のシステム設計に包括的なソリューションを提供します。 日本カントリーマネージャー：佐藤 秋彦 ラティス米国本社所在地： セーフ・ハーバー（事情変更による免責）の告知：Statements in this news release looking forward in time are made pursuant to the safe harbor provisions of the Private Securities Litigation Reform Act of 1995. Investors are cautioned that forward-looking statements involve risks and uncertainties including market acceptance and demand for our new products, our dependencies on our third party software suppliers, the impact of competitive products and pricing, technological and product development risks and other risk factors detailed in the Company’s Securities and Exchange Commission filings. Actual results may differ materially from forward-looking statements. ### 上記文中使用の当社及び他社の名称、製品名の商標について： Lattice Semiconductor Corporation, Lattice (& design), L (& design), flexiFLASH, sysDSP, MachXO, LatticeXP2, ispPAC, ispMACH, FlashBAK and specific product designations are either registered trademarks or trademarks of Lattice Semiconductor Corporation or its subsidiaries in the United States and/or other countries. GENERAL NOTICE: Other product names used in this publication are for identification purposes only and may be trademarks of their respective holders. ラティスセミコンダクター株式会社
|