ラティスの新32ビット組込みマイクロプロセッサがユニークなオープンソースライセンスで入手可能

－ LatticeMico32は包括的32ビットマイクロプロセッサソリューション －
－ ユニークなオープンソースライセンスは透明性、柔軟性、移植性を備える －

ラティスセミコンダクターコーポレーション（NASDAQ：LSCC）は本日、ラティスFPGAに最適化した32ビットのソフトマイクロプロセッサであるLatticeMico32Ô を発表しました。ラティスはLatticeMico32システムによって生成されるマイクロプロセッサコアと種々の周辺コンポーネントのハードウエア記述言語（HDL）のコードをリリースします。コードはオープンソースフォーマットで、透明性、柔軟性及び移植性を備えています。ツールも合わせてリリースされます。製品の要はLatticeMico32システム開発ツール環境で、マイクロプロセッサ設計の具現化において、プラットフォームの定義から、ソフトウエア開発及びデバグまで速やかにかつ簡便に行えます。この柔軟なマイクロプロセッサは、通信分野、コンスーマ分野、コンピュータ分野、医療分野、工業製品及び車載分野など様々な市場に適用されます。

「LatticeMico32マイクロプロセッサは包括的で、高性能かつ使い易い32ビットプロセッサのソリューションです。LatticeMico32のオープンソースライセンスはラティスによる業界初で、無償で並外れた組込みプロセッサ及び関連開発環境を提供するものです」とラティスのマーケティング担当コーポレート副社長であるスタン・コペックは語ります。

「LatticeMico32は高性能のIPで、例外的なコードの規模、スピードそして機能性を提供します。LatticeMico32システムは使い勝手のよいispLEVER® デザインフローと継ぎ目なく接続しました」とソフトウエア・IPソリューション担当コーポレート副社長であるクリス・フェニングは語ります。

LatticeMico32のアーキテクチャ
LatticeMico32マイクロプロセッサは2,000個以下のLUT 利用で、LatticeECP2™ が大量所用で選択された場合、FPGAロジックのコストは$1.00以下となります。RISC型で、32ビットのハーバードベースのアーキテクチャがデータパスとインストラクションに利用され、オプションのデータ及びインストラクションキャッシュや、ユーザ定義のインストラクションをサポートします。
LatticeMico32は他のFPGA用組込みのマイクロプロセッサにはない以下の特徴があります。

• 32個の汎用レジスタ
• 最大32個の外部インタラプト
• デュアル・ウィッシュボーン・メモリインターフェース

LatticeMico32は幅広い用途で要求される高性能を維持する為に、LatticeECP2FPGAでは100MHz（概算）以上の最大クロック周波数で動作します。

マイクロプロセッサシステムの開発を加速する為に、LatticeMico32へ複数のオプションの周辺コンポーネントを統合する場合があります。これらの周辺コンポーネントはウィッシュボーンバスインターフェースを介してマイクロプロセッサに接続されます。ウィッシュボーンバスインターフェースは無償で、パブリックドメインの仕様です。周辺コンポーネントは以下のものがあります：

• メモリコントローラ
  • 非同期SRAM
  • オンチップ・ブロックメモリ
• 入出力（I/O）ポート
  • ビットタイマー
  • DMAコントローラ
  • 汎用用途のIO（GPIO）
  • I²Cマスタコントローラ
  • シリアル・ペリフェラル・インターフェース（SPI）

LatticeMico32システム開発ツール環境

LatticeMico32システム開発ツールはイクリプスC開発ツール（CDT）環境をベースにし、ラティスのispLEVERツール環境（6.0版SP1かそれ以上）と継ぎ目なく接続され、ラティスFPGAにマイクロプロセッサシステムの構築を可能としています。 LatticeMico32システムは3つのツールで構成されています：Micoシステムビルダー（MSB）、C/C++ソフトウエア・プロジェクト環境（SPE）及びデバガです。MSBはプラットフォーム記述とハードウエア実装へのHDLコードを生成します。またマイクロプロセッサに接続する周辺コンポーネントの選択と相互の接続を行います。C/C++SPEはGNUベースのコンパイラ、アセンブラそしてリンカをコールし、MSBで構築されたプラットフォーム上で走るターゲットコードの開発を行います。デバガは命令セットシミュレータ（ISS）と物理ハードウエアの両方でコードの実行の監視と制御を行います。

LatticeMico32開発キット

ユーザがマイクロプロセッサの設計をハードウエアで速やかに評価が出来るように、ラティスはLatticeMico32開発キットを用意しました。キットにはispLEVERソフトウエア設計ツール、LatticeMico32システム開発ツール環境及び開発ボードが同梱されています。開発ボードには設計者がハードウエア評価段階で最大限の価値を得られるような特徴が備わっています。プログラムローディング用のフラッシュメモリ、オプションのLCD及びキーボードのインターフェース、そしてイーサネット、USB及びRS232を含む周辺機器用インターフェースです。

オープンソースライセンス

FPGAメーカの提供するマイクロプロセッサの中にあってLatticeMico32はユニークで、生成されるマイクロプロセッサと選択された周辺HDLのコードはラティスのオープンソースライセンス契約の下で許諾されます。このユニークなライセンス形態は、ユーザの自社設計分は自社の物として引き続き残り、別途のライセンス契約を必要とせずハードウエアへの具現化とその配付が出来ます。更にラティスが供給するGNUベースのコンパイラ、アセンブラ、リンカ及びデバガは、標準のGNUゼネラルパブリックライセンス（GPL）契約の下で提供されます。本オープンソースのアプローチは以下の点で設計者に利点があります：

• 透明性：コアのアーキテクチャや動作の本質的詳細をよりよく理解できます。
• 柔軟性：ユーザ共同体が性能向上の対象部分の確認、よりよい品質のソリューションの開発の一助、及び修正変更。
• 移植性：アーキテクチャの独立性を備え、設計は他のハードウエアプラットフォーム、例えばASICやその他のプログラマブルデバイスへ移植可能です。

価格と入手性

LatticeMico32システム開発ツールは既にLatticeECP™ とLatticeEC™ FPGAファミリに利用できます。ツールはLatticeMico32センターから無償でダウンロードできます。http://www.latticesemi.com/products/intellectualproperty/latticemico32
LatticeMico32開発キットは既に入手可能で価格は$995です。キットにはispLEVER設計ツール（通常価格は$695）と、開発ボード（単体では定価$595）の両方が同梱されています。本キットはLatticeMico32センターからダウンロードできます。http://www.latticesemi.com/products/intellectualproperty/latticemico32
ラティスはLatticeECP2、LatticeSC™ 及びLatticeXP™ FPGAファミリ向けに最適化したコアを年内に適宜リリースする予定です。

ラティスセミコンダクターについて

ラティスセミコンダクター社は最新論理設計ソリューションとして業界で最も広範囲のフィールド・プログラマブル・ゲート・アレイ（FPGA）、フィールド・プログラマブル・システム・チップ（FPSC）、コンプレックス・プログラマブル・ロジック・デバイス（CPLD）、プログラマブル・ミックスト・シグナル製品 (ispPAC®) [EN]、 及び プログラマブル・ デジタル相互接続製品(ispGDX®)を含む高性能 プログラマブル・ロジック・デバイス(PLD)とその開発ツールの開発、設計、販売を行っています。ラティスは業界をリードするSERDES製品も提供します。ラティスは『さらなるベスト』を集結し、高性能、不揮発性、そして低コストFPGA製品の幅広い製品ポートフォリオで、今日のシステム設計に包括的なソリューションを提供します。

日本代表取締役：ジョン・チャールズ（John Charles）

ラティス米国本社所在地：
アメリカ合衆国オレゴン州ヒルズボロ市NEムーアコート5555番地
5555 NE Moore Court, Hillsboro, Oregon 97124, U.S.A.
TEL: (503) 268-8000
FAX: (503) 268-8037
WEB Site: http://www.latticesemi.com

セーフ・ハーバー（事情変更による免責）の告知：

Statements in this news release looking forward in time are made pursuant to the safe harbor provisions of the Private Securities Litigation Reform Act of 1995. Investors are cautioned that forward-looking statements involve risks and uncertainties including market acceptance and demand for our new products, our dependencies on our silicon wafer suppliers, the impact of competitive products and pricing, technological and product development risks and other risk factors detailed in the Company's Securities and Exchange Commission filings. Actual results may differ materially from forward-looking statements.

上記文中使用の当社及び他社の名称、製品名の商標について：

Lattice Semiconductor Corporation, Lattice (& design), L (& design), LatticeMico32, LatticeXP, LatticeEC, LatticeECP, LatticeECP2, LatticeSC, ispGDX, ispLEVER, ispPAC, IPexpress and specific product designations are either registered trademarks or trademarks of Lattice Semiconductor Corporation or its subsidiaries in the United States and/or other countries.
GENERAL NOTICE: Other product names used in this publication are for identification purposes only and may be trademarks of their respective holders.